 Ja, guten Morgen. Schön, dass ihr alle da seid. Ich eröffne dann mal die Vorträge heute. Ich bin Felix und ich arbeite an diesem Schaltungssimulator, den ich euch mal kurz vorstellen wollte bzw. ein bisschen Context dazu, ein bisschen History dazu und ein bisschen, was man halt so wissen möchte oder was interessant sein könnte. Dazu erzähle ich zunächst, was das überhaupt ist, wozu das gut ist, was man damit macht. Dazu möchte ich sagen, das wird kein Tutorial oder ähnlich ist, das ist eher so ein Aufriss über Dinge, die es gibt und Dinge, die interessant sind und ein bisschen Background, wie die funktionieren. Weil, naja, ein Tutorial gibt es vielleicht nächstes Jahr, aber das ergibt sich dann aus den Entwicklungen, die dieses Projekt abschließt in hoffentlich nahe Zukunft. Dazu gebe ich zwei Beispiele, die kurz illustrieren, worum es geht und dann möchte ich erzählen, was Hardware-Beschreibung ist, wozu das gut ist, wozu das führt, wo das herkommt und was Menschen damit machen und warum wir das implementieren wollen und ähnlich Simulationen, was gibt es für Problemchen und wie werden die gelöst, welche Lösungen sind am Start und welche sind für uns nützlich und hilfreich, welche anderen Lösungen gibt es, die für uns vielleicht nicht so hilfreich sind, weil sie nicht frei sind. Ich möchte dazu aufrufen mitzumachen, wer Lust hat. Dazu gibt es auf jeden Fall Motivation, es gibt inzwischen auch finanzielle Unterstützung dafür, wer irgendwas auf die Beine stellen möchte mit unserem Projekt und dazu möchte ich ein paar Hintergründe erläutern. Gut, was ist das? Also die GNU Circuit Analysis Package ist ein Schaltungssimulator, der 1990 von L geschrieben wurde. L ist ein Amerikaner, der in der Industrie, in der Forschung und Lehrer unterwegs war und hat sich angeschaut, was die Leute so machen und er hat seinen eigenen Simulator vermarktet, um gewisse Firmen zu unterstützen beim Bauen von Halbleiterschaltungen. 2001 wurde ein C++-Port soweit fertig, dass er veröffentlicht werden konnte und das ganze Ding wurde zum GNU-Projekt und entsprechend lizenziert. Was gibt es dazu noch zu sagen? Ja, Port GNU-CAP, wie vieles damals war zunächst in Fortran geschrieben und wurde dann erst in C portiert. GNU-CAP ist jetzt ein freier Simulator, den kann sich jeder unterladen und angucken und mitmachen. Und der Zweck und Sinn ist die Modellierungsimulation von Schaltungen und zwar zwei Sorten von Schaltungen, analoge Schaltungen und digitale Schaltungen. Analoge Schaltungen ist die eine Sorte, die in kleinen Audioverstärkern, hat man analoge Verstärker, möchte die nachrechnen, bevor man sie baut. Und die diskreten Logikbausteine, die kennt jeder aus seinen Prozessoren, die in jedem Smartphone-Ticken oder überhaupt in jedem Mikrochip vorhanden sind. Die Mischung von den Zwei ist für die Simulation etwas aufwendiger und da musste L etwas tiefer in die Trickkiste greifen als seine Kumpels damals. Seit das in C++ vorhanden ist, ist das Teil komplett erweiterbar. Alle Bauteile in seinem Simulator sind selber Plugins, selbst die einfachsten Bauteile sind austauschbare Bauteile. Man kennt die Architektur vom Linux-Körnel, über den werden wir soweit ich weiß morgen noch was hören. Da heißen die Dinger-Körnel-Module und L hat neue Algorithmen entwickelt und selber eine Hardware-Beschreibungssprache erfunden, die so ein bisschen die heutigen Standards influenced haben, beeinflusst haben und zwar war er auch mit in den Standardisierungsgremien dann dabei und hat entsprechend Hand angelegt. Na ja, also wozu macht man das? Man nimmt sich eine Schaltung. Eine Schaltung ist zunächst einfach ein Haufen miteinander verbundene Bauteile. Was das für Bauteile sind, spielt erst mal keine Rolle. Wichtig ist, dass es elektrische Verbindungen gibt zwischen Bauteilen, auf denen irgendwelche Potenziale herrschen und die den Gesetzen der Physikhorchen und die eben das tun, wofür die Schaltung da war, wenn man da ist, wenn man eben Glück hatte. Und was ist in den Bauteilen drin? Das ist viel interessanter, das war viel nicht so aufgefallen, aber die Bauteile selber zu modellieren und zu basteln und zu implementieren ist immer dann schwierig, wenn Bauteile neu auf den Markt kommen oder eben neue Ideen, neue Halbleiter erfunden werden, neue, was weiß ich, und da braucht man neben solchen Sachen wie umschung Gesetz, eben gesteuerte Quellen, die mit denen man dann eben Transistoren modellieren kann und in den, in der digitalen Welt eben Ereignisse und dann sieht ein Modell eben so aus. On Input Change habe ich jetzt hingeschrieben, wenn da was wackelt, dann setzt den Ausgang auf nicht den Eingang und dann hat man ein Modell für ein elektrisches Bauteil, eben in einer Sprache, die eben kein Omischesgesetz und keine gesteuerten Quellen verwendet. Die Simulation, die nimmt dieses ganze Teil dann mit diesem ganzen Wust von Bauteilen, die miteinander verbunden wurden und berechnet Dinge wie einen Arbeitspunkt. Was ist ein Arbeitspunkt? Naja, ich möchte wissen, welche Spannungen, welche Potenziale sich auf welchen Knoten, auf welchen Leitungen nach dem Anschalten einstellen, wenn ich nichts tue. Das Zeitverhalten so ähnlich, bloß möchte ich jetzt von der Zeit abhängig wissen, wie sich diese, diese Dinge entwickeln. Man kann Übertragungsfunktionen ausrechnen, wenn man irgendwelche Filter oder irgendwas hat und man kann noch vieles mehr ausrechnen, worauf ich jetzt nicht eingehen möchte, weil das den Rahmen sprengt. Ich habe GCompre gefunden, es ist ein anderes Genu-Projekt, das ist toll, das ist auch für Kinder ganz gut geeignet. Da kann man eben Schaltungen, auch Analogschaltungen zusammenklicken und dann kann man sehen, was die tun, muss gar nicht viel tief in die, in die Trickkiste greifen oder viel besonders, ja, es ist für Kinder bis Zähnen angepriesen und den Zweck soll es jetzt auch erfüllen, einfach nur eine Schaltung mal kurz auseinander nehmen. Wir haben jetzt hier eine Batterie drin, einen obschen Widerstand und eine Glühlampe, die heißt G, weil G in Buchstabe ist, den man für die Leitwert oft benutzt und ich wollte nochmal kurz erinnern, wie man ein Analogensystem, was das jetzt hier ist, das ist eine Spannungs- und Spannung und Ströme finden hier statt und wie man die ausrechnet, dazu findet man raus, dass die Potenziale an den zwei Knoten 1 und 0 eben gerade die Differenz U ergeben und dann gibt es diese Gesetze, die man vielleicht noch aus dem Grundstudium kennt, die Knotenregel, Ströme addieren sich zu 0, welche Ströme eigentlich, ja, die Ströme, die zusammen in einen Knoten fließen und in U2, das ist hier diese rechte, diese rechte Kante, da fließen eben zwei Ströme rein und das eine ist einer über R und das andere ist der über diese Glühlampe und wenn man jetzt noch die Referenz irgendwie auf was beliebig ist, zum Beispiel 0, kriegt man ein Gleichungssystem. Wir sehen jetzt hier eine Matrix, eine Matrix ist so der zentrale Bestandteil eines jeden analogen Schaltungssimulator, also kippe alles in die Matrix, löse das Gleichungssystem, das macht man um den Arbeitspunkt zu kriegen, das macht man um Transienten auszurechnen und um alles mögliche, also analoge Schaltungslöser, Matrixlöser. Wenn ich jetzt eine kombinatorische Schaltung anschaue, die keine Ströme und Spannung unbedingt braucht, ich habe jetzt einfach nur einen Haufen Gattas zusammengeklickt, das ging übrigens auch mit G-Compry ganz nett und kann man solche Kombinatorik hier bauen und an den Schaltern spielen und gucken wie sich das entwickelt. Wer von euch kann erraten, was es für ein Bauteil ist? Hände hoch würde reichen. Ups, es steht nicht auf ein Folien. Das ist ein voller Dierer, also ist nichts anderes als ein Ding, das zählt wie viele Eingänge auf anstehen und das in Binaire ausgibt. Wer möchte kann, das nochmal kurz verifizieren und was ich eigentlich sagen wollte ist, es gibt keine Spannung, es gibt Logikpegel, Logikwerte, es gibt auch keine Ströme, es gibt Ereignisse, ein Signal ändert sich, wird verzögert, das hat man jetzt hier nicht gesehen, aber wird verzögert weitergegeben und wenn ich das jetzt nachrechnen möchte, brauche ich keine Matrix, sondern dann brauche ich sowas wie ein Selective Trace Algorithmus, das ist ein Algorithmus, der guckt sich an, welches Signal ändert sich, ich gehe nochmal kurz zurück, also wenn ich jetzt hier den ersten Schalter hin und her wackele, welches Signal ändert sich und wie propagiert sich das? Dazu wird das Signal, das sich ändert, auf ein Stack getan und dann iterativ Dinge auf ein Stack angeschaut, geguckt wo gehen die hin, da gehen die hin und wird das auch auf ein Stack getan und beim Form Stack herunternehmen wird eine Funktionstabelle ausgewertet und das Signal wird durchpropagiert, das heißt es wird so viel ausgerechnet, wie sich Signale auf Leitungen ändern, keine globale Berechnung, Matrix ähnliches nötig, das ist so die der Kontrast zu den Analogenschaltungen, die Besprechung sprachen, die haben eine lange Geschichte, die seit Nagel diesen Analogsimulator erfunden hat, das ist eine Weile her. Damals hat man tatsächlich sowohl Fortran als auch Netzlisten, diesen Schaltplan auf Lochkarten gestanzt und dann mit dem Schubkarren ins Rechenzentrum gefahren, das macht man heute nicht mehr so, aber das war die Beschreibungssprache, da war die Sprache für die Bauteile fortran und die Sprache für die Netzlisten war das, was sich jetzt als Spice irgendwie etabliert hat, das sagt, welches Bauteil ist mit welchem verbunden in Form von Löchern auf eine Lochkarte und es gab seither andere Versuche, Dinge zu standardisieren und Wendernutorial, also Austauschbar zu machen, das ist irgendwie 96 gestorben, dieses Edit Format und seit 84 gibt es Verilog, das hat vielleicht der ein oder andere schon mal gesehen, das wird bei der Synthese digitaler Schaltung oft verwendet, wenn ich in FPGA programiere oder wenn ich, was weiß ich, in ASIC und ich habe irgendeine Logik, die ich beschreibe als Programm, zum Beispiel hier in Verilog, man kann mir ein Tool dieses Verilog Programm nehmen oder diese Schaltungsmodell und ein Bitstream machen, dann kann ich mein FPGA damit programmieren. Das hat eine lange Geschichte, es wurde erst 1995 befreit, vorher hat das einem großen Konzern gehört und man kann damit auch Schaltpläne ganz gut beschreiben und damit hat man eigentlich alles, was man für Logik-Synthese braucht auf dem Tisch und die Analog-Erweiterung für dieses Verilog, die kam erst viel später und zwar, ja, 98 haben die angefangen, der letzte Release von Verilog AMS ist der 230 oder 240 oder so von 2014, hier hat man jetzt dieses Spice, was früher erfunden wurde, um auf Punch Cards die Netzlisten zu codieren ersetzt und hat auch die Modellierung für die Modelle, die damals in Fortran inzwischen in C passiert, ersetzt durch eine ganz neue Beschreibungssprache. Ich gehe nicht auf diese Beschreibung weiter ein, außer dass es eben sich um elektrische Quellen, die gesteuert werden und der ganzen Arithmetik dahinter handelt, das ist alles in diesem Verilog AMS drin. Das ist zur Zeit der Industriestandard und Erweiterungen darüber hinaus gibt es in der Industrie auch schon, vielleicht weiß nicht, System Verilog ist dann das gleiche noch mal weiter gedacht für größere Sachen und auch für andere Paradigmen, aber das Verilog AMS soll jetzt hier für unseren Simulator die Rolle spielen und jetzt ist es so, dass in Open Source Tools, also das, was ihr in euren Paket Repositories findet, da gibt es eben für Verilog AMS noch gar nicht so viel. Das Icarus Verilog hat sich relativ kurz nach dieser Standardsetzung bzw. Befreiung von Verilog eingefunden. Da hat ein Williams, der hat den Icarus geschrieben und dazu eine virtuelle Maschine, die dann diese digitalen Dinger auswertet mit diesem Selective Trace Algorithmus, den ich vorhin angedeutet hatte. GNUCCAP kann seit Anfang an so was wie rudimentär diese Verilog Schaltpläne, was GNUCCAP lang fehlte, war dieser Beschreibung der Komponenten und da gibt es eine Zwischenlösung für Spice-Simulatoren, die nennt sich Verilog A, da gibt es Quelloffene oder freie Tools, mit denen man Spice-Modelle bauen kann aus Verilog Beschreibungen, die aber ziemlich restriktiv sind und seit letztem Jahr arbeite ich jetzt mit dem, also wir arbeiten an dem Verilog AMS Code Generator, der dann irgendwie erlaubt, Verilog AMS Modelle in GNUCCAP zu benutzen und eben mal was Neues zu schaffen und der Entwicklung was entgegenzusetzen. Dazu muss man bedenken, dass das Projekt eben seit ungefähr zehn Jahren jetzt auf Eis lag. Ich habe länger versucht, Finanzierung dafür zu finden, habe sie aber nicht gefunden und deshalb ging es eben erst im Dezember los und dazu sage ich nachher noch so ein paar Sachen. Jetzt gucken wir uns erst nochmal dieses Verilog an, das klingt ja sehr ominös, aber wenn man das am Beispiel sieht, ist es gar nicht mehr so furchteinflößend. Wir haben jetzt hier ein Inverter, der war vorhin auch in unserer voller Diererschaltung drin, deshalb habe ich den mal rausgepickt. In Verilog kann ich so ein Inverter schreiben als ein Ding, das hat zwei Ports, eins rein, eins raus und der Ausgang und der Tippfehler, ja, da sollte natürlich eine Regierung noch drin stehen hier, das ist ein Not in, sonst macht das alles überhaupt keinen Sinn. Auf jeden Fall, es modelliert man so sein Bauteil und das Bauteil steckt man dann in den Simulator rein. Wenn ich jetzt das Ganze mir analog anschaue, ohne jetzt auf die Details einzugehen, dann nehme ich eben die Teile aus denen ein Inverter tatsächlich besteht, die Teile aus denen das tatsächlich besteht sind in dem Fall eben zwei Feldeffekttransistoren und diese Feldeffekttransistoren werden als Verilog Modelle angeliefert, die muss nur mein Simulator verdauen können, naja und das kann er jetzt im Wesentlichen und dann kann ich solche Inverter eben auch als Netzliste schreiben, in denen solche zwei Feldeffekttransistoren drin sind. Die Modelle sind grundverschieden, das eine ist eventbasiert, das andere ist Strom- und Spannungsbasiert, also continuous und sind aber ein und dasselbe Bauteil, haben hier auch den gleichen Namen, das ist kein Zufall in Verilog, gibt es einfach, naja der Verilog Simulator der pickt die Modelle raus, die die heute passend für die für die Simulation, die gefordert wird, also man kann beliebig viele Modelle für Inverter haben. Ein anderes Modell, das ist jetzt so ein Hybrid oder Twitter aus diesen digitalen und Analogen, das ich gerade hatte, das ist das, was in Verilog AMS neu dazukam, dass ich eben auch mit abstrakteren Methoden als mit Halbleitermodellen so was wie Transitionen von Spannungen modellieren kann. Das heißt, ich kann mit solchen, mit solchen Magic Funktionen eben sagen, der Ausgang soll eben sich entsprechend bewegen, wann immer der Eingang, das ist hier das V sich die halbe Betriebsspannung überquert oder so, also es ist relativ primitiv gehalten, das ist aber deutlich, deutlich schneller zu simulieren als ein voller, voller CMOS, ein voller Inverter, der aus zwei Transistoren besteht. Und das braucht man eben manchmal diese Übergänge zwischen Modellgenauigkeit, ohne dabei viel zu verlieren. Das ist immer noch ereignisbasiert und trotzdem analog. Und das ist die Neuheit und in der Industrie eben seit 30 Jahren Standard und für uns noch, ja, muss man tief in die Tasche greifen im Moment noch. 2024, das wird diese Folge von dem Projekt sein, an dem ich gerade arbeite, wollen wir das auch noch umsetzen. Und jetzt kann man mit solchen Modulen, da gibt es in Verilog AMS, das ist so genannte Connect-Module, das soll verschiedene Inseln, verschiedener Modelldomänen verbinden. Das heißt, ich möchte jetzt, wenn ich einen Logikbauteil habe und einen analogen Verstärker auf dem gleichen Chip, dann möchte ich bitte, dass nach irgendwelchen Regeln diese, diese, diese Welten verbunden werden. Und das muss benutzerdefiniert sein, weil wenn ich das in mein Simulator hat, ein Codea, dann funktioniert das genau für eine Technologie und nicht für die andere und das brauchen wir dringend und das kommt dann hoffentlich auch 2024. Bei der Simulation, also jetzt haben wir gesehen, es gibt eben analoge Digitale und es gibt diesen komischen Twitter-Hybrid-Mix-Signal, irgendwas. Und bei der Simulation sieht es eben so aus, dass dieses Spice und damals dieses Spice 3 komplett analog ist, komplett Matrix rein, die Lösungen ausrechnen, Knotenspannungen kennen. Da gibt es natürlich irgendwelche Erweiterungen, die, die mehr können, aber das Verilog AMS und das, was von Verilog AMS angedacht ist, können die nicht. Naja, ein paar Jahre später kam eben dieses ACS von L auf den Markt, das war damals eben noch nicht frei. Er hat seine Dissertation darüber geschrieben und hatte so eine Eingebung, ein Fast-By-Salgorithmus, dann kam plötzlich das Fast dazu, ja, was ist denn das eigentlich? Kann ich jetzt leider nicht erklären, hängt damit zusammen, dass man an dieser Matrix, die ich da vorhin lösen, diese Matrix, die vorhin gelöst werden musste, die muss man anders aufreihen und anders verstehen und besser zerlegen. Und das hat er eben gemacht. Und dann kommt eben raus, dass man, dass man mit Ereignissen umgehen kann, dass man Mix-Signal umsetzen kann, dass man multirate, multirate bedeutet verschiedene Bauteile auf der Platine oder auf meiner Schaltung laufen mit verschiedenen Zeitschritten. Oder wo keine Aktivität ist, wird nicht gerechnet. Das kennt man von der, ja, von der Halbleiter-Entwicklung ganz generell, dass die, dass die, okay, ist ein bisschen farfälscht, aber wenn man, wenn man sich anguckt, warum ist, warum sind, ist CMOS-Technologie so viel, so viel schneller, so viel effizienter, das liegt einfach daran, es wird nur da, ein Strom, wird nur da geheizt, da fließt ein Strom, wo tatsächlich Aktivität vorliegt, ja. Und bei dem Fast-Spice und dem, und dem, und dem alten Spice ist es so ähnlich wie zwischen dem, dem CMOS und dem, und dem Bipolar-Technologie oder bei den Röhren, wo immer ein Ruhestrom fließt, wo immer alles brummt und bei dem Fast-Spice versucht man jetzt tatsächlich nur die Aktivität zu simulieren und nicht alles. Das ist jetzt eben nur CAP geworden und seither ist leider Fast-Spice versickert in der freien Welt. In der Industrie gibt es das, man kann das kaufen, wenn man sich's leisten kann und es gibt leider keine Weiterentwicklung und wir sind nicht fertig geworden. Tja, den Bedarf gibt's trotzdem. 2019, seit 2019 gibt's die Free Silicon Foundation, die haben nach dem Vorbild der Free Software Foundation eine Community gegründet, die sich auf die Fahnen schreibt, freie Hardware zu bauen, freie Hardware mit freien Bauteilen, freie Schaltpläne. Und die haben eine Konferenz ins Leben gerufen, die jetzt jährlich stattfindet und da tauscht man sich aus über die, über die Entwicklungen. Ab Dezember gibt's eben diese NL-Net-Finanzierung, NL-Net ist eine Firma in den Niederlanden, die damals betraut war mit dem ISDN-Netzwerk und hat die Infrastruktur gebaut. Die wurde vor einigen Jahren abgestoßen und die, der erlösst wurde an Entwickler, die an Basistechnologien arbeiten und zwar an Dreier Software, Open Source Software weitergegeben und das machen die seit einigen Jahren und seit kürzlich kriegen sie auch Unterstützung von der Europäischen Kommission, die da ganz schön viel Geld reinballert. Man kann sich da bewerben, man kann da eben sagen, okay, ich hab hier ein Projekt, das ist wichtig für alle. Ich möchte daran arbeiten, aber ich hab kein Geld dafür, helft mir mal. Und wir haben eben diese Verilog A-Unterstützung mit deren Hilfe fertiggestellt, mehr Richtung AMS, hoffentlich in der nächsten Runde. Dazu kam lustigerweise jetzt der EU-Chips-Act. Man hat festgestellt, oh, wenn wir die Chips immer nur im fernen Ausland bauen, dann kann es Engpässe geben. Und Teile dieses Geldes, ich weiß jetzt nicht, ob Teile davon an NL-Net und an die Entwickler fließt, da wird auf jeden Fall viel Geld in die Chip-Industrie, da bauen die neue Fabs jetzt reingesteckt und naja, man legt es wirklich darauf an, von Grund auf das System zu erneuern, das finde ich eigentlich ganz interessante Message. Und tatsächlich sind jetzt, das war letzte Woche, auf der FSCC sind einige angekommen und haben ihre Designs, die Queller offen und frei sind, vorgeführt. Und da gibt es eine tolle Schaltung aus Linz. Die haben mit den Angie-Spice-and-Size-Simulatoren versucht so was zu simulieren und die kommen ganz schön ins Schwitzen. Und die kommerziellen Tools, die haben die zwar alle auf dem Tisch oder Kumpels, die die zur Verfügung stellen oder an Unis, irgendwelche Billig-Lizenzen etc., aber die haben halt wirklich versucht, ich benutze jetzt nur freie Tools und die haben wirklich, um einen Wandler zu bauen, hier ist so ein analog-digital-Wandler, müsstet ihr jetzt nachgucken auf der FSCC-Seite nach dem Vortrag. Die haben wirklich 25 verschiedene Open Source Projekte benutzt, um einen Schaltplan für einen Wandler zu bauen. Und da kommt dann so ein riesen Monster raus mit irgendwie 70.000 Transistoren und das wollen die dann simulieren, bevor es gefertigt werden kann. Prost Mahlzeit. Und IHP ist ein Forschungsinstitut, das Leibniz-Institut in Frankfurt. Oder die schreiben sich ganz klar auf ihr Programm. Naja, die wollen tatsächlich das Durchziehen und Open Source Software verwenden in dem Bereich, um eben alles aufzumachen, damit es nachvollziehbar wird. Und naja, warum will man das? Muss ich nicht erklären. Brauchen wir einen freien Simulator, der nicht nur Pit Streams für FPGAs versteht oder oder oder oder Logikbausteine auf Inwerter-Level-Ebene, Event Driven, Simulationen, sondern wir brauchen eben so ein Mix-Signal-Simulator, mit dem die Industrie vorgemacht hat, was möglich ist. Und gewisserweise ist das so ein Aufholspiel. Aber wenn wir es nicht spielen, wird uns keiner erklären, wie es funktioniert. OK, es gibt also beliebig viel zu tun. Und am 1. August kann man sich wieder bewerben. Das werde ich wohl tun. Und die brauchen an die drei Monate, vier Monate mit Back and Fourth für das Review. Und wir werden wahrscheinlich weitere Entwickler ins Team aufnehmen. Einen habe ich an der Angel. Ich hoffe, es werden mehr. Man kann auch mit Forschungseinrichtungen kollaborieren. Das ist immer nett, wenn man dann die Beispielschaltung direkt aus erster Hand kriegt, die man dann, die man dann als Test-Banches benutzen kann. Ich weiß, dass Studenten in Frage kommen für Praktika. Manche müssen sogar eins machen für ihren Studiengang, um der Prüfungsordnung gerecht zu werden. So was könnte man auch machen. Und wer sich eingelesen hat, ist ein Vorteil, natürlich. Und dann gibt es Sachen, die wir spontan gebrauchen können. Wir könnten noch viel mehr gebrauchen. Aber das ist jetzt mal eine kleine Liste. Bauteilmodelle zum Teil einfach Portierungen aus anderen Simulatoren. Also wir haben dieses Plug-in-Interface und wir unterstützen die Bauteile von den anderen Simulatoren zum Teil ohne den Bedarf, die neu zu kompilieren. Wir kennen die Schnittstellen, wir binden die mit ein. Das kann man auswerten. Man kann neue Befehle, neue Algorithmen bauen. Man kann Befehle zur Logik-Analyse machen. Man kann Algorithmen zu, was auch immer, Signal Integrity endlich mal. Man kann, was kann man für Befehle? Also irgendwelche Simulationsbefehle, die wir noch nicht haben und die eben in der Industrie angepriesen werden. Irgendwelche Harmonic Balance Algorithmen implementieren. Wer das möchte oder Sensitivitätsanalysen, alles mögliche. Wer Tutorials schreiben will oder Dokumentationen, selbst das kommt in Frage als Beitrag für unser Projekt. Natürlich und Empathiebilität mit anderen Projekten bedeutet in dem Fall zur Verfügung stellen von Drop-in-Replacements. Wenn die halbe Welt Lochkarten benutzt, dann müssen wir die früher oder später auch unterstützen und müssen die genauso interpretieren wie die anderen, weil wir sonst nicht, weil sonst die Einstiegshürde zu hoch ist. Teilformat ist so eine ähnliche Geschichte. Es gibt Dateiformate. Ich hatte vorhin dieses Edit-Format, das gestorben ist, angefügt. Es gibt keine zwei Open-Source-Tools, die bis auf ein paar, die Verilog verstehen, so wirklich ein Dateiformat sich teilen und Datenaustausch garantieren. Da sind wir noch am Anfang. Also es gibt Menschen, die machen Schematics. Es gibt Menschen, die machen PCBs. Es gibt Menschen, die machen IC-Design, die machen Layout. Es gibt Menschen, die machen die eine Analyse, die Menschen, die mit der anderen Analyse und jeder benutzt sein eigenes Tool mit seinen eigenen Dateiformaten, die nicht auf einen Nenner zu bringen sind. Und dann wird so eine Kollaboration, auch ganz praktisch gesehen, erschwert. Wir haben eine Python-Bibliothek, irgendwelche Bindings für die eigentliche Gnukap-Bibliothek. Das ist, würde ich sagen, ein Proof-of-Concept-Stadium. Wenn man das fertig bauen würde, das würde mich freuen. Es gibt übrigens Leute, die das brauchen. Python ist ganz weit oder Python, wie es anglizistisch heißt, ist im KOM und jeder möchte das Wildes benutzen. Und viele Designs, viele Beschreibungen, viele Sachen. Also man benutzt dann Python-Programme statt Datenaustausch-Formate, weil jeder schreibt sich sein Programm selber, dass die Schaltung nochmal erzeugt, anstatt dass man sie halt einfach speichert. Und man hat natürlich die entsprechenden Entwicklungstools, die bei Python gerade gratis mit dazukommen. Die grafische Benutzeroberfläche, da fehlt es uns, habe ich mal versucht. Ich benutze so was selber, so selten, beziehungsweise gar nicht. Deshalb bin ich vielleicht nicht der richtige dafür, aber eine grafische Benutzeroberfläche implementieren wäre echt sehr cool. Und wer Ideen hat oder wer einsteigen will, man kann immer bei NLNet anrufen und sagen, ok, ich habe jetzt 300 Stunden gearbeitet. Das wollte dir doch haben. So viel kostet das, oder bevor man anfängt. Naja, in Rahmen dafür setzen, was man machen möchte. Man muss keine Vollzeitarbeit liefern. Man kann auch ein Wochenende Hobbyprojekt machen und sich das vergüten lassen, soweit das sinnvoll ist. Und ich möchte mich bedanken. Es sind ja doch sehr viele geworden inzwischen. Und wenn ihr Fragen habt, dann könnt ihr jetzt wahrscheinlich noch kurz Fragen stellen. Dann kann ich die noch kurz beantworten, sonst kann man auch... Die Frage war, warum wir Veriloc AMS und nicht VHDL verwenden. Es gibt tatsächlich Interessenten, die auch VHDL gerne in Genukap sehen würden. Von der Simulationsarchitektur ist das ein und dasselbe. Das ist die Frage, wer es macht. In der Industrie und in der Implementierung, die wir auf dem Tisch haben, in Genukap war Veriloc angedacht und war schon zum Teil implementiert. Es ist ein Standard, der sich in der Industrie durchgesetzt hat und der ist einfach zuerst dran. Es könnte aber dein Projekt sein. Die Deadline ist 1. August. Und dann schauen wir mal. Ach so, noch eins. VHDL definiert keine Kompatibilität mit SPICE. SPICE wird aber verwendet und werden wir nicht loswerden. Das ist so ähnlich wie wir schreiben C-Programme statt Fortranprogramme. Wir benutzen aber die gleichen Symboltabellen. Das heißt, wir können den alten Kram einfach mitschleifen. VHDL ist ein akademisches Projekt. Da hat man an solchen praktischen Feinheiten nicht gedacht. Liese sich machen hat keiner gemacht. Also gerne, ja. Keine weiteren Fragen? Ja, dann bin ich fertig. Vielen Dank.