 Ich weiß nicht, wer von euch das als mitgeküchtert. Letztes Jahr waren wir hier zu dritt auf der Bühne, gleicher Saal und haben unsere Liebe Silikontechnologie vorgestellt. Wir haben damals ein Testwiffer dabei gehabt. Ja, sozusagen jetzt das Update. Vorneweg erstmal ein Disclima, weil das ist eine heikle Sache. Okay, das ist jetzt mal so im groben der Überblick, was ich machen will. Also nochmal einen kurzen Abbrust zu Liebe Silikon, wo unser Projekt gerade steht. Und dann möchte ich ganz gerne so mit einem Basics anfangen, bei einem Standardzellen, um mich so langsam vorarbeiten. Okay, also das Update. Der Leverthann, der hat 2017 den Leitendendruck gehalten und hat gesagt, wir brauchen irgendwie eine Freitechnologie. Ich fand das richtig super. Ich habe mich sofort bei ihm gemeldet. Und wir haben in 2018 wirklich angefangen, uns da Gedanken zu machen, durchzustellen. Und haben angefangen wirklich mit einem Micron, also einem Müh, eine Technologie zu machen. Grund für ein Müh war, unser Leben dazu, das ist fünf Volt tolerant. Also man kann sozusagen blühterfreundlich damit arbeiten, megafreundlich. Das ist so die Technologie, die noch dokumentiert worden ist, so Ende 17, von 18 Jahren. Man sozusagen von vorne bis hinten alles irgendwo in der Literatur noch findet, in Lehrbüchern. Und so einordnungsmäßig, das ist etwa so die Generation, so vom 486. Dann haben wir wie gesagt letztes Jahr hier auf der Bühne den Präsentation gemacht von unserem Testwefer, was neu dahin zugekommen ist, seit dem 2019. Und es ist das Geld ausgegangen, um jetzt sozusagen jetzt nochmal ein Jahr den Rheinraum zu mieten in Hongkong. Es kamen die Unruhen in Hongkong dazu und die Unruhen haben dazu geführt, dass die Uni zugemacht worden ist. Wie gesagt, haben wir beendet das Semester, es findet keinen Lehrbetrieb mehr statt. Das heißt aber auch, wir sind jetzt erstmal draußen aus dem Rheinraum und können sozusagen erstmal Paperwork machen. Ist ein bisschen ungünstig, unbefriedigend, deswegen gucken wir nach Alternativen. Wenn jemand sozusagen in Rheinraum hat, Zugriff drauf, sagt, wir können es mit einer Maschineniste abklären, ob das passt und wie weit wir da kommen. Wir haben wegen der Geldgeschichte, die meistens auch dranfängt, schon lange eine Go-Funding-Kompänen laufen mit bisher einer Einzahlung. Also es ist nicht unbedingt so massentauglich, gebe ich zu. Okay, die Links dazu, also erste, lieber Silikon, das ist die Projektseite. Dann haben wir bei Github die Standard-Zellen drinnen. Da findet die Hauptentwicklung statt, das Repositore, und dann unten drunter ist nochmal so eine Wikis, da wollte ich eigentlich alles das, was ich heute auch so zum besten gebe, immer mal wieder dokumentieren, weil ich festgestellt habe, in der Ecke existiert sehr, sehr viel, nur so eine Nachholerbedarf, da fehlt einfach das Wissen in einer Masse. Okay, wenn jemand sozusagen jetzt damit rumspielen möchte, geht Klonen unter dieser Repositore, da kann er sich anlegen, und der Designflow für Ship-Design ist ja im Regelfall so, irgendeiner fängt an, kurz zu schreiben, Verilog, VHDL oder Spinal-HDL, wie auch immer. Er testet das aus, also simuliert es mit einem Simulator, dafür gibt es freie Tools, kein Problem, und versucht es zu verifizieren, dafür gibt es auch Ansätze, und dann wird das Ding so was wie kompiliert. Dann nennt sich in dem Fall aber Synthese, dafür gibt es Thesioses Tools, von Clifford, das kann nicht nur FPGAs, wenn man ihnen die Bibliothek gibt, dann kann es auch Asics. Was dabei herauskommt, ist eine Netzliste, das heißt so, weil es einfach haufenweise Komponenten enthält, und Gata oder Gata Flip Flops, alles Mögliche, was halt so mit dem Code beschrieben worden ist, und die Verbindungen dazu, also die Drähte dazwischen. Die Zellen natürlich, die müssen wir uns das einlassen, das ist ein Ziel von dem Talk, euch das nahezubringen. Die Zellen werden platziert im Layout, dafür braucht man sozusagen auch die Layout-Formation, welchen Leer sie benutzen, wie sie aufgebaut sind, das muss alles zusammengepackt werden. Und am Ende kommt ein GDS2-Fall raus. Ein GDS2 ist ein anderes Format, muss man sich so vergleichbar vorstellen, wie beim PCB-Design, also wenn man einen Board macht, das was hinten als Gerber-Fall dann sozusagen in die Herstellung geht, das ist halt beim ESIC ein GDS2, damit werden die Masken gemacht. Und über die Standard-Zellen mal reden. Okay, die Ziele für so eine Bibliothek, wenn man sich ein bisschen umguckt, dann sieht man vielleicht bei Github oder woanders, sagen wir mal so Studentenprojekte, die nachgewiesen haben, dass ein paar Zellen machen können, den Design-Flow mit irgendwelchen kommerziellen Tools. Die Bibliotheken sind relativ begrenzt, einfach weil der Aufwand dafür groß ist, also so eine typische Studentenbibliothek, die hat vielleicht 30, 40 Zellen. Das ist aber eine gewisse Ordnung, die ist absolut unzureichend für ein richtiges Design. Da sind das Zellen drin, die man sich sozusagen so als Menschen vorstellen kann, also die typischen Und- oder Gatter, vielleicht noch ein X-Ore, vielleicht noch ein 2, 3 Flip Flops, 2, 3 Letches, und das war es im Ganzen. Aber Komplexität kann viel viel größer sein, kommerzielle Bibliotheken haben 150, 200 Zellen, da sind dann auch schon andere Funktionalitäten drin, also Flip Flops zum Beispiel gibt es dann auch mit der Scan-Fähigkeit, also dass man je für einen Testen in Scan-Pfade lange Ketten zusammenhängen kann. So was fehlt bei der Standardzeit, das würde ich ganz gerne anders lösen, aber egal. Ziele auch für uns, liebe Silikon, wir wollen so wenig Energie wie möglich dabei verbraten, also wir geben uns Mühe beim Prozess schon mit der Isolierung, dass wir keinen Liquid-Strom, also keinen Leckstrom, und beim Zelldesign auch, indem wir die Transistoren entsprechend dimensionieren, dass wir wenig Energie verbraten haben, weil 10 muss, also die Technologie, die wir anpeilen, die verbraucht Energie beim Schalten, also nicht im statischen Zustand, wenn der Klop zum Beispiel flat wäre, also festlegen würde auf 0 oder 1, würde das Ding so gut wie gar kein Strom gebrauchen, jetzt ist es korrekt, doch da ist es, ne? Okay, also es würde so gut wie gar kein Strom gebrauchen, erst in dem Augenblick, wenn der Taktflank kommt, und jetzt die Speicherzellen in drinnen umschalten, also ihren Zustand wechseln, dann gibt es einen Moment, wo die Transistoren beide durchschalten und dann wird Stromverbraucht oder Energie. So, wir wollen auch schnelle Zellen haben, so schnell wie geht, das ist ein bisschen konträr zu der Forderung vorhin, eben weniger Energie, aber wir können die Transistoren halt ziemlich klein machen und sozusagen im bestmöglichen Kompromiss dafür finden, und wir wollen auch, dass die Zellen klein werden, weil in einer Herstellung bezahlt man ein Chip nicht nach dem, was drauf ist, und wie viel Gatter ich drauf habe oder welche Funktionalität, sondern ich bezahle rein nach Fläche. Das heißt also, wenn ich eine Zellbulbutik habe, die klein ist, wenn ich sozusagen das ganze Design klein halten kann, bezahle ich auch weniger dafür. Okay, das sind jetzt die Standardzellen. Also das hier ist so eine ganz typische, wir haben vielleicht die einen oder anderen in der Uni schon gehabt, das ist ein Nend-Gatter mit zwei Eingängen. Ich habe mal links das Symbol, rechts dazu die Tabelle. Wo sich das anguckt, beim Nend ist ganz typisch, solange wie beide Eingänge nicht gleichzeitig eins sind, ist der Ausgang genau auf eins. Erst in dem Moment, wenn beide Eingänge auf eins schalten, dann geht der Ausgang auf null. Das ist sozusagen die invertierte Unfunktion, also ein Nend. Unten drunter noch die Formel in der üblichen Notation, wie es da in der Bank schon gemacht wird. Und so sieht das aus. Für die Grafik muss ich ein bisschen entschuldigen, die habe ich mir generieren lassen, und da sind noch ein paar Artefakte drin. Aber am Prinzip sieht man es ja, man sieht die Transistoren unten, die beiden N-Kanal, dass die in der Reihe sind, man sieht die oben P-Kanal parallel. Nur, das ist sozusagen mehr oder weniger ein Werst dazu, links wieder Symbol, das amerikanische, rechts die Tabelle. Und das wieder ganz typisch, wenn beide Eingänge null sind, kommt hinten eins raus. Sobald aber ein Eingang, eine Eins hat, ist es hinten null. Und die Notation dazu, und auch die Transistoren. Da sieht man sozusagen, man kann sich so gespiegelt vorstellen, wir haben unten die N-Kanal-Transistoren, die sind ja in dem Fall parallel, und wir haben oben die P-Kanal, die sind in der Reihe. Das ist ein Exor, exklusiv oder, ich habe euch auch die Tabelle hingemacht, die beiden Eingänge müssen sich unterscheiden, damit hinten eins rauskommt. Ansonsten ist es eine Null. Dafür habe ich jetzt keine Implementierung dabei, weil dafür gibt es irgendwo so 5, 6, 7 Varianten, welche ich sozusagen in die Standard-Bibliothek reinnehmen werde, habe ich noch nicht letztlich ausgeknobelt. Das werde ich dann mir später mal darum kümmern. Das ist die Inverse-Funktion wieder zu, das wird auch gerne als Ex-Nor bezeichnet. Ich bezeichne es halt kürzer mit Equivalence-Catter. Muss man sich vorstellen wie ein Exor, allerdings wirklich invertiert dazu. Das heißt also, wenn beide Eingänge unterschiedlich sind, dann habe ich die Null. Ansonsten, wenn sie gleich sind, kommt die 1 raus. Dafür gibt es auch wieder die gleiche Anzahl der Implementierung, einfach, wenn man das wieder symmetrisch gegenüber dem Exor machen kann. So, jetzt wird es ein bisschen blutiger. Das sind jetzt ein paar Beispiele, die man sich sozusagen auch noch vorstellen kann an Zellen. Nicht nur das, was sozusagen sonst so eine Lürbische unter sich, sondern das sogenannte Komplex-Catter. Man sich das oben anguckt, man sieht sozusagen erst vorne dran eine kleine Funktion, ein Und oder ein Ohr, und danach noch eine andere wieder mit dem nächsten Eingang. Das kann man beliebig lange treiben, denn unten die Variante, dass man sozusagen parweise zusammenfasst, kann man auch beliebig weittreiben. Also man kann dieses Prinzip, dass man Transistoren somit einander verkettert, dass genau diese Funktion rauskommt. Aber die Transistorenordnung drin, einfach und übersichtlich, kann man sehr, sehr weit treiben. Und das möchte ich in der Standardbibliothek auch machen. Ja, kommen wir später zu. Ich muss nämlich etwas erklären dazu, wie weit man gehen kann. Das ist jetzt ein Beispiel für ein Nend mit vier Eingängen. Ich weiß nicht, ob ihr seht, ihr noch noch drei erinnert, das Nend mit zwei Eingängen, da hatten wir unten die Transistoren in Reihe, oben die in Parallel. Ah, das ist ein Nend, stimmt. Ich habe da den Buffer übersehen hin. Okay. Und ganz rechts, da müssen wir nämlich hingucken, da ist noch mal ein kleiner Enwerter hinten dran. Der invertiert es, also habe ich einen Nend, sondern ein End. Dankeschön, das ist recht. Fangen wir mit dem Buffer an zu erklären, weil das ist ein wichtiger Punkt, also eine Designentscheidung, die ich in der Standard-Zellenbibliothek getroffen habe. Wenn wir uns vorstellen, dass über jeden Transistor, also von den vier in deiner langen Kette, zwischen Drain und Source, also den beiden Enden hier, kurz drüber, also dem unteren Ende und dem da oben drüber, das Drain und Source, wenn da drüber ein Spannungsabfall ist. Also sozusagen immer eine kleine Differenz. Der Transistor schaltet völlig durch, trotzdem sind diese beiden Pole nicht auf dem gleichen Potenzial, denn gibt es immer eine kleine Differenz. Wenn ich jetzt das aber viermal mache, alle vier hintereinander durchgeschaltet werden, addiert sich das trotzdem auf. Und das kann dazu führen, dass dieser Ausgangspiegel, der jetzt in dieser langen Leitung da rauskommt, nicht mehr realtoreal ist, also nicht mehr wirklich an die Betriebsspannung rangeht, sondern wirklich eine deutliche Differenz dazu aufweist. Um diese sozusagen nicht mehr realtoreal Fähigkeit ein bisschen rauszunehmen, weil ich will ja danach eigentlich eine Leitung treiben, fange ich an, mir den Ausgangspiegel sozusagen wieder schön zu invertieren. Dann habe ich den Inverter hinten dran, weil dann nach dem Inverter habe ich sozusagen wieder deutliche klare Pegel. Und eine Designentscheidung, die ich getroffen habe in der Standardbibliothek ist, ich konfiguriere ab wieviel Transistoren in einer Reihe. Ich sozusagen dieses Recoverier hinten machen muss, also wieder buffern muss. Meine Faustregel, mit der ich im Augenblick arbeite, sind vier Transistoren. Das ist aber im Tool, ich schreibe konfigurierbar. Also ich kann mir auch was vorstellen, wo es mit 3 oder 2 schon gemacht wird, wenn es notwendig wird. Weil 4 Transistoren ist für einen Micron ganz super. Wenn wir aber Technologien benutzen, die deutlich kleiner werden, dann haben wir ein Spellspannungsproblem. Diese Spannung vorne an den Transistoren, also am Geht, zum Source, das gibt es eine gewisse Spellspannung, ab der der Transistor eigentlich schaltet. Das basiert sich auch auf. Wir kriegen also sozusagen auch wieder addierende Pegel. Es ist einfach unangenehm. Wir müssen das begrenzen. Dafür habe ich auch noch einen zweiten Parameter drin, bis wieviel Transistoren ich sozusagen in dieser Kette erlaube. Also einen Buffer hinten, ab wann ich sozusagen den Inverter dran mache ist, wieviel ich in einer Reihe erlaube. Also nochmal kurz zusammenrechnen. Also bei 2 Stacked Transistoren, also die in einer Reihe nennen sich Stacked im Englischen. Ich weiß gar nicht, wie man das in so Deutsch übersetzen sollte. Wie gesagt, gestapelt oder sowas. Wenn man mal 2 Transistoren hat, wegen der Spellspannung vorne, weil die Betriebsspannung so klein ist und die Spellspannung zu groß dafür, dass man gar nicht mehr die Pegel erreicht ausschalten, dann hat man in Fekt, dass die Bibliothek viel zu klein wird. Also sind wir wieder so in der Größenordnung von diesen Studentenbibliotheken mit 30 Zellen oder so. Wenn man 3 erlaubt, 3 Transistoren stapeln, dann ist man so bei Bibliotheken, die jetzt mit diesen ganzen winzigen Nots mit 14 Nanometer oder sowas auftauchen, die können nicht mehr 4 Transistoren. Aber wenn wir das können, haben wir plötzlich eine riesige Komplexität an Komplexgattern, die möglich sind. Das geht lauten Paper. Ich habe es noch nicht ausprobiert. Ich bin noch nicht so weit. Da sagt einer, es geht zu 4.000. Meine Anzahl kommen wir noch dazu, die ich bisher erreicht habe. Also Buffer Limit bei größer Gleich 3 Transistoren. Das ist so eine Annahme. Aber wie kommen wir eigentlich zu diesen ganzen Komplexgattern? Er hatte die 4 Beispiele drinnen. Wir kommen von einem Komplexgatter zum Nächsten, in dem wir einen Trick anwenden. Und zwar können wir noch zu dem Netzwerk, was wir haben, also dem Pull Up, das waren die oberen oder Pull Up Netzwerkte im unteren, noch zusätzlich Transistor hinzufügen, einen in Seriel, also in der Reihe. Wir müssen nur dafür sorgen, dass wir logisch Equivalent in den komplementären Netzwerken dazu einen Parallel machen. Das geht halt bei CMOS schön. Und dafür habe ich mir ein Tool geschrieben, das einfach noch ein bisschen buggy läuft, aber schon mal ganz gut. Also wie gesagt, Seriel eigentlich hinzufügen, parallel in einem anderen Netzwerk. Wenn ich das in den Pull Up mache, Seriel weiter, muss ich den Pull Down in den komplementären machen und es wäre es besser. Okay, weil das sozusagen eine Sache ist, die keiner noch richtig durch exaktiert hat, da bin ich angefangen mit Paperwork. Also ich habe gesagt, okay, ich nehme mal das einfachste CMOS-Netzwerk, was ich mir vorstellen kann, das ist das ganz links, und dann habe ich gesagt, diesen Inverter mit diesem Prinzip kann ich also sozusagen erweitern zu einem Nord 2. Also ein Nord mit 2 Eingängen. Und jetzt ein bisschen hingucken, sieht man da, links da von wegen Inverter, die Artransiste hat plötzlich ein Brüderchen an der Seite gekriegt, A1, in Parallel und oben, hat sozusagen einen Seriel bekommen, auch wieder A1. Das sieht ein bisschen komisch aus, weil ich mir die Namensregeln zwischendurch geändert habe. Aber das wäre so die Idee. Das Gleiche habe ich natürlich auch für Nend gemacht. Wieder den Inverter hergenommen, habe gesagt, okay, jetzt erweitere ich das andere Netzwerk. Also sozusagen das Pull Down-Netzwerk, wieder Seriel erweitert, Pull Up und Parallel. Das ist eigentlich die ganze Weile hochgetrieben. Also sozusagen von Nend 2, Nord 2, das Wiederarbeit und so weiter. Zum Beispiel wäre es so in der Zelle vorbeigekommen. Ein paar Leute haben mich im Club irgendwie nur solche Sachen zeichnen sehen, haben mich schon ein bisschen mit Schucke gehalten. War aber ein bisschen sowieso doku, ist beruhigt. Und es kommt auch sowas raus. Das sind sozusagen jetzt 4 Beispiels, die ich stand habe. Die sind alle, also Teile davon sind noch gar nicht eingetragen worden, das ist mein Make-File. Jedenfalls, mein Paperwork ist im Augenblick so, ich habe 2 dicke Aktenordner voll mit Papier. Nur diese Ableitung, so geschätzt, so 500, 600 Zellen, alles nur in Komplex Gärter und alle mit diesem Limit, 4 Transistoren gesteckt. Ja, und ich habe das Gefühl, ich bin noch ganz, ganz weit weg von Komplit, also von vollständig, weil die Zellen im Augenblick noch tendieren, so lange Bäume zu bilden, also so alternierend, so wie man das bei dem hier gesehen hat. Also sieht man ja End, Ohr, End, Ohr, End, Ohr, im Namen sieht man so ein bisschen von der Funktion und rechts oben diese Bleistiftzeichnung sieht man auch die Funktionen. Also ich habe sozusagen erweitert, ich habe mal dann geguckt, wie sieht die Funktion aus. Es war jedenfalls Arbeit, okay. Und das ist dann eher so ein Zwischending, wo ich sage, das ist schon ein bisschen völliger, weil man zum Beispiel dann auch mal 2 Ohr Funktionen nebeneinander hat oder 2 End, okay. Und diese ganze Arbeit, die ich mir da erstmal mit Papier gemacht habe, also wollte ich ja irgendwie auch meinem Tool dabei bringen. Ich habe gesagt, okay, brauchen Tool, ich habe jetzt erstmal das hier zum Vorführen, ich kriege es hin, nein, da muss ich das hier zu machen. Also ich mache jetzt mal hier Make Tools. Da hat er mir jetzt die Manual Pages gebastelt dafür und ich gucke mir jetzt mal mit euch die zusammen an. Warum nicht vertippt? Wahrscheinlich. Sieht genauso aus. Man muss auf die klassische Variante. Also, das war jetzt mit Klicke Bundy. Das ist jetzt die Manual Page dazu. Ich habe das Tool Popcorn genannt, einfach weil die Zellen einfach wirklich hätten. Also man schüttet den Mais irgendwo in den Topf rein, gibt ein bisschen Wärme dazu und dann macht das Blubblubblubblub und dann kommen die ganzen Zellen raus. Das war also mein Hintergedanke dazu. Ja, also ihr könnt es euch angucken, ist im Github drinne. Da ist es auch ein bisschen beschrieben, wie es funktioniert. Hier ist dieses Buffer Limit drinne. Das kann ich als Parameter übergeben. Ich kann den Zellnamen übergeben, der dabei rauskommen soll, weil das weiß ich ja inzwischen, mein Peep-Arbeit gemacht habe hier. Ich kann das sozusagen noch mit dem String richtig lang beschreiben für die Doku. Hier sind Formate, die ich ganz gerne später mal hätte, die noch nicht alle funktionieren, Helps reden. Was haben wir? Hier haben wir die Nummer der gesteckten Transistoren, also die Limitierung. Und hier sind so die Methoden, die man sozusagen drauf werfen kann. Ich hatte ja erklärt, man kann eintransistor-serial machen dazu und einen anderen Parallel erweitern. Das war eine kurze Vereinfachung, weil je nachdem, bei welcher Zelle ich gerade bin, muss ich auch die Namensregeln anpassen. Also ob ich jetzt zu sagen nur den Buchstaben, also den nächsten Buchstabenalphabet nehme, weil ich jetzt ein Neugatter aufgemacht habe oder neue Funktionalität oder ob ich sozusagen jetzt die Eingänge nur durchnummeriere. Deswegen kommen jetzt hier solche Methoden raus, wie nennt nur, also sozusagen, ja, mit durchnummerieren. Und A-O-I-O-A-I, das ist dann sozusagen, man wird einen neuen Buchstaben. Hier sind da zwei Methoden drin, die lassen wir heute mal großzügig weg, pull-up, pull-down. Die funktionieren noch nicht. Brauche ich aber ein paar exoten Gattanregel, das habt ihr mit dem Gattakommen, ich jetzt nicht mehr weiter, da muss ich was anderes machen. Okay, dann war wieder hier. Also Prinzip, wie gesagt, mit dem Tool, na, weiß ich nicht, so. Ich nehme mir einen Zellpfeil her, also so eine Zellbeschreibung, schicke das durchs Popcorn durch und krieg hinten wieder eine erweiterte Zellbeschreibung rein. Ich kann auch mal, Moment, das ist das falsche, so eine Zellbeschreibung hier rübernehmen. Also das geht irgendwie los, wenn ich sich Kommentare erlaube, dass ich ein Punkt Zell habe, also wie ich das Ding dann wirklich nenne. Ich habe einen Punkt Inputs drin, wo ich sozusagen die ganzen Eingangssignale auflisten kann. Outputs equivalent, Clogs sogar, also wenn ich letztes Flip Flops habe, brauche ich auch Clogs. Ich habe sogar da, damit ich weiß, wenn sozusagen zu Ende ist, ein Punkt End dabei. Und ich habe sozusagen die ganzen Transistoren im Zirkutsleiden, wo ich sage, welchen Typ von Transistor habe ich, ein P-MOS, ein N-MOS, ich sage, wie der Knoten heißt, der am geht angeschlossen ist, Drehen, Source, Bulk und so weiter. Hier habe ich die Nummer drinne, der wievielte Transistor, das schon beim Stecken ist. Also wenn ich es generiere, kriege ich sozusagen ein freier Haus geliefert, deswegen habe ich es mit reingeschrieben. Ich habe mir sozusagen, dass ich auch einen schönen Schaltbild dafür bekomme, auch gleich die Koordinaten reingeschrieben, weil das sehe ich ja auch, wenn ich Serial mache, muss ich sozusagen nur die x-Achse ändern, wenn ich Parallel mache, muss ich auf der y-Achse ändern, das war eigentlich sozusagen also so beifang. Size ist noch eine Geschichte. Da will ich die Größe vom Transistor mit reinschreiben. Da gibt es eine Methode, dass man die Transistorenden so dimensioniert, wo man es zwischen schnell und power sparen, also energiesparend machen. Es gibt so eine Methode, die nennt sich logical effort. Das ist aber noch nicht so richtig implementiert. Wenn die Zelle funktioniert, wenn sie okay ist, dann gehe ich einmal drüber und rechne über das aus. On the fly wird es ein bisschen schwierig. Okay, aber wir haben ja nicht nur Komplex Gatter, wir haben ja hier auch Ledges, also Speicherzellen, die, okay, da muss ich vielleicht nochmal sagen, zur Benahmesung. Im Deutschen werden solche Zellen auch gerne Flipflops genannt. Das halte ich aber erst sozusagen für inkorrekt. Wir haben hier Zellen, die zwar speichern, die aber takt Zustands gesteuert sind, so wie es früher mal hieß. Richtig klares Deutsch. Takt, Zustands gesteuert. Die Amerikaner sagen dazu Ledge. Das heißt also, wenn wir zum Beispiel einen High-Pigel haben am Clock oder einen Low-Pigel, dann ist das Ding transparent. Und wenn dann aber der andere Pigel angelegt wird, dann speichert er den Wert, der vorher sozusagen während der transparenten Phase angelegen hat. Es gibt im Gegensatz dazu, gibt es Flipflops, die sind sozusagen nicht takt Zustands gesteuert und sind takt Flanken gesteuert. Also in dem Augenblick, wo wirklich die Flanke wird, da wird der Wert reingeletscht. Im Prinzip ist es so, dass Flipflops nur zwei Ledges hintereinander sind. Also wenn ich zum Beispiel vorne als 1. Stufe ein Low-Aktives-Ledge habe und danach ein High-Aktives-Ledge erreiche ich ja, dass bei einem Clock, der jetzt in der Low-Phase ist, vorne das transparent ist, und dann den takt Flanken wächst, also in beider steigenden Flanke zu machen und hinten wäre das dann dafür transparent. Das ist sozusagen genau dieser Umschaltpunkt, die Flanke, denn haben wir das zum Beispiel einen Post-Edge, also eine steigende Flanke für den Flipflop. Aber wie gesagt, also Ledges sind takt für mich takt Zustands gesteuert und Flipflops sind takt Flanken gesteuert. Das hier ist jetzt ein Ledge. Ich weiß nicht, ob jemand den damit klarkommt. Wir haben hier links zwei Inwerter. Also da ganz vorne kommt ein Signal rein, das habe ich mit X benannt, das ist mein Clock. Den invertiere ich einmal, kriege also ein 180 Grad phasengedrehte Signal und dann invertiere ich den nochmal. Dann komme ich auf ein 360 Phasen, also Grad phasengedrehte Signal. Warum? 360 ist eigentlich das Gleiche wie vorne dran, aber ich habe den Effekt, ich habe meinen Takt, also die ganzen Signale, die Transistoren, die dahinten dran sind, von dem abhängig sind, erstmal so was viel gepuffert. Ich habe sozusagen im Netz weg, was von draußen reinkommt, nicht mehr so eine große Last. Und ich habe damit den Effekt, dass ich sozusagen in den zwei Phasen einen Takt erreicht habe und diesen benutze ich denn bei den Transistoren hinten dran zum Schalten. Und wenn man sich das jetzt hier ein bisschen anguckt, hier diese Stufe da oben, das ist ein Inverter, der kann aber Tristät erreichen. Das heißt also, wenn die Takt-Signale, also die Klokhunden und oben die Transistoren, wenn die gerade sozusagen ungünstig stehen, dann ist mir, also dieser Stufe, das ist egal, was vorne an dem D-Eingang, am Dateneingang für den Signal anliegt, er lässt es nicht durch, er invertiert nicht. Also man treibe sozusagen, aber wenn der Klokk richtig liegt, treibe ich das rein und habe aber von hinten die Rückführung drin, die genauso einen Tristät-Faken Inverter hat, der aber gegenphasig arbeitet. Das heißt also, die beiden, also der linke Inverter und der rechte Inverter treiben gleichzeitig einen Knoten, nämlich der von dem Inverter in der Mitte und hinter die Inverter in der Mitte, da habe ich den Datenausgang. Das ist die kleinste, stabilste Ledge-Schaltung, die ich so kenne. Das ist jetzt sozusagen das Gleiche nochmal für lowaktiv, deswegen da Ledge mit dem N hinten dran. Da habe ich sozusagen genau die gleiche Schaltung, sieht genauso aus, nur dass jetzt die Klok-Signale andersrum angeschlossen sind gegenüber dem davor. Ich muss ein bisschen komplizierter zu machen. Jetzt mal ein Beispiel dabei. Da habe ich ein Ledge, was highaktiv ist, also mit positiven Level arbeitet, was ein Klok-Enebel hat. Ich kann also den Klok zulassen oder unterdrücken und was noch ein asynchrone Reset drin hat. Und das Ganze ist, die Funktion ist so optimiert, dass es wirklich die Minimalanzahl von Transitionen erreicht hat. Wenn ich nehme den Reset-Eingang, der muss jetzt eine andere Polarität haben, hätte ich dafür wieder einen Inwerter gebraucht. Habe ich aber nicht. Also mein Reset ist da oben, Entschuldigung, mit p3 irgendwo so rechts oben in der Ecke. Er ist in dem Fall wirklich highaktiv. Wenn ich ein Set-Eingang nehme, also das Gegenteil dazu, dann hätte ich ihn lowaktiv. Und das Klok-Enebel-Signal, was ich vorne dran habe, das richtet sich auch darum, ein lowaktives Klok-Signal haben möchte. Moment, das wird zurück. Okay. Das ist noch ein Punkt, der ist offen. Zu viele Baustellen. Also ich will eigentlich von Schematik, so wie ihr es gerade gesehen habt, auch wieder zu meiner Zellbeschreibung kommen. Ich habe für das Schematik allerdings einen Open-Source-Tool benutzt, was eigentlich aus dem PCB-Bereich kommt. Also hier, so aus der Ecke. Und dafür gibt es die Möglichkeit, auch ein Exporter zu schreiben. Ich habe mir die Mühe noch nicht gemacht. Aber das werde ich machen auf alle Fälle für alle Zellen, die ich sozusagen händisch machen muss, also die nicht durch Popcorn generiert worden sind. Okay. Popcorn, Popcorn. Werden wir jetzt hier mal ganz schnell das da machen. Also wenn wir mal in den Katalog reingucken. Da sind jetzt hier, da ist schon was drin. Okay. Da haben wir so ein paar Makefiles drinnen. Also Katalog ist ein Verzeichnis, wo ich diese ganzen Zellbeschreibungen drinne sammle. Ich habe ein Knumakefile, das mein großes sind die Hauptfunktionalitäten drinnen. Und ich habe dann so ein paar drinnen mit Stacked2, Stacked3 und so weiter. Die betreffen die Anzahl der gesteckten Transistoren. Also der gestabelten Transistoren nicht Zulasse. Alle Zellen, die zum Beispiel maximal 3 gesteckte Transistoren haben, wären in dem Makefall mit dem Stacked3 drinnen. Das hat den Vorteil, wenn ich jetzt in der Konfiguration, ich komme hoffentlich noch, wenn mir Zeit nicht wegläuft, angebe ich so und so viel als Limit für meinen Transistoren, dass er mir das einsprechen kann. Okay. Makekatalog. Sieht man Popcorn mal ran, machen wir es mal schnell. So weit läuft er leider noch nicht. So, und da bricht er schon ab. Wir sind in dem Fall deshalb, weil meine Zellen noch nicht durchgegangen sind. Ich habe leider in meinem Makefall Zellen drinne, die er noch nicht generieren kann. Eigentlich noch die Paperwerke, muss ich wirklich mal von vorne bis hinten alles durch. Aber im Augenblick ist es für mich wichtiger, dass es läuft, als es jetzt an der Stelle, aber es würde genauso abläufen. Ich habe sozusagen die ganzen Abläutungen im Makefall drinne, ich sage im Makekatalog und der generiert mir alle Zellen, alle kombinatorischen Zellen. Und wie gesagt, die Warnung ist ernst gemeint, wenn jemand beabsichtigt, selber mal so eine Zellbiotik zu machen oder zu generieren, er sollte wissen, was er tut. Der Effekt auf eure Schaltung oder auf eure Schipp ist einfach mal desaströs, wenn das schief geht. Okay, Makefalls bei mir haben immer die Möglichkeiten Helbscreen drinne, kann ich auch mal schnell vorführen. Dafür ist es Schuh und Held. Also sage ich jetzt, Make, dann kriege ich bei mir ein Helbscreen. In dem Fall ist es jetzt das Globale. Also ich habe eine Möglichkeit, eine Distribution zu machen, da so am Ende rein, wenn es fertig ist. MakeTools hatte ich ja schon mal gemacht. Makekatalog auch schon. Ich kann auch die Dokumentation dafür generieren. Also für die ganzen Zellen, die ich dann, oder die Popcorn generiert und ich selber auch händisch gemalt habe, dafür gibt es dann sozusagen ein Datenblatt, wo dann drinne steht, wie das Schaltbit aussieht, wie Schematik aussieht, welche Files ich alle dazu gefunden habe oder das Tool dazu gefunden hat, also Layout Files, Simulations Files Das soll alles rein. Okay, jetzt wird es nochmal ein bisschen blutig. Also es gibt Moses Rules. Moses ist ein amerikanisches Universitätsprogramm vergleichbar mit einem europäischen Euro-Practice. Die bieten so ein Service an für Universitäten, das man sagen kann. Ich habe hier ein Ship und ich möchte wie 20 oder 30 Exemplare dafür haben. Dann machen die so ein Multi-Project-Wafer, wo sozusagen mehrere Projekte drauf sind. Schieben dann mal so ein Schiffchen mit 20, 30 Wefern durch die FEP und das war es. Aber die haben auch mal definiert Design Rules. Also für das Layout die Abstände definiert, die Größenordnungen für Metal, für Poly, für alles Mögliche. Und diese Rules sind so gemacht, dass sie auf möglichst viele Technologien von ihren Klienten oder den FEPs die da hinten dran hängen auch funktionieren. Das ist so der kleinste gemeinsame Nenner. Hat aber den Vorteil, dass sie wirklich recht robust sind, wenn man da noch designt. Dann hat man vielleicht nicht das allerletzte rausgekitzelt aus der Technologie, die vielleicht ein FEP anbietet oder irgendwelche Spezialitäten nicht benutzt. Aber man kann sozusagen damit gut arbeiten. Und diese Rules, die sind halt als PDF zum runterladen, kann man sich angucken. Gut gemacht. Okay, die machen also die Rules dafür, die sind so in drei Stufen definiert. Also SCEMOS, wie Scalable CEMOS. Das ist so, ja, CEMOS, die haben angefangen mit zwei, drei Microns oder sowas. Dann gab dieses Submicron da über einen Daumen, hätte ich gesagt, also kleiner gleich 0,8 Nü. Noch ein Stückchen kleiner ist dein Deep Submicron. Also alles, wo dann irgendwie schon ganz komische Effekte dazukommen, also 0,35 oder sowas. Also 0,35 Nü. Muss man umrechnen, so sind 350 Nanometer. Das klingt für heutzutage riesig. Ich habe jetzt noch bei den Rules, die benutze ich ja in meinem Tool, noch eine vierte Möglichkeit eingebaut. Und ich sage, oder ich möchte es ganz gerne, dass die Leute in der Lage sind, da Ruhl-Fall reinzuladen, also mit diesen ganzen Angaben, was sozusagen von diesen drei Schämen, die da im PDF drin sind, abweicht. Da wollte ich auch noch jetzt mal kurz zeigen, wie dieses aussieht. Scheiben sollte man können. Also da ist erstmal, okay. Das ist in Schim geschrieben. Also nicht erschrecken. Da sind die ganzen Ruhls, die es so gibt, mit den Nummern, so wie es im PDF drin ist. Da ich mir einen kleinen Vector definiert, wo ich die vier Werte reingeschreibe. Schreibe. Na, so. Und das ist jetzt... Moment, wo geht es los? Das ist sich mal so ein bisschen anfangen. Also, dass ich auch ASCAA rein gemacht habe um Ruhls zu erklären, welche Abstände es geht. In dem Fall haben wir die Ruhl 1.1 und die sagt von wegen beiden N-Wels, die kann halt eine bestimmte weite Länge haben und die muss halt irgendwie eingehalten werden. Also da steht es ja um Minimum N-Well oder P-Well Ruhl. Und so zieht sich das halt irgendwie das ganze Dokument runter. Tabelle dazu, das ist sozusagen ein von den vier Werten rauspickt, je nachdem mit welchem Parameter ich reinkomme. Nächste Ruhl 1.2. Da ist dann bei der N-Well oder P-Welt Abstand dazwischen einzuhalten und so weiter. Die Ruhls benutze ich für Leautool. Okay, jetzt wollen wir mal hier raus. Ups. Also die Ruhls sind alle in Lambda definiert. Das ist noch wichtiger Punkt. Oh, fünf Minuten, okay. Lambda meint die Hälfte der Featuresize. Also wenn jemand sagt, eine Technologie mit einem Micron, dann ist das ein Micron die Featuresize. Lambda meint also sozusagen die Hälfte davon. Und in der größten Ordnung sind all diese Regeln angegeben. Die geben also sozusagen nicht absolute Werte an, von wegen, wenn ich jetzt 0,8 Mio. habe, muss ich so und zu viele Mikrometer sein, sondern sie geben das in Lambda an, sagen drei Lambda, zwei Lambda, sind mehr oder weniger alles ganze in teacher Werte. Und es hat halt den Vorteil, dass man über mehrere Generationen hinweg so wie es da an den Punkt auch kam, von wegen erstmal Skellable zählen muss, denn jetzt ins Submicron und dann Deep Submicron. Es funktioniert, aber irgendwann funktioniert es nicht mehr, deswegen haben sie die neuen Stufen eingeführt und sozusagen die Begeln, die dann ein bisschen breiter sind. Okay, jetzt haben wir hier so eine eine Zelle. Das ist auch ein Punkt, den ich erklären muss. Das ist eine Sextrackzelle. Wenn man sich da die blauen Streifen vorstellt, dann laufen das ist Metal, also Metall 1. Das habe ich einmal ganz unten, das ist grau und einmal ganz oben, VED, also Betriebsspannung. Die Dinger haben ja voll laut Mosizwohl, sieht man an den Kästchen auch, eine Breite von vier Lambda. Das ist sozusagen der Minimalabstand für das Metall. Und in den Mosizwohl steht auch drin, wie groß der Abstand zum nächsten Metal sein muss, also zum gleichen wieder Metall. Das ist der vier Lambda. Wenn man sich das so vorstellt, die Leitung selber, vier Lambda Lücke, nächste Metall, dann kommt man auf den Raster, also von acht Lambda. Und dieses Raster wird auch beim Hooting benutzt. Also wenn man über die Zellen hinweg hooten will, weiß ich, das hat sich so schön durchzieht, also nicht nur Metal 1, sondern 2 und 3 und so weiter. Und das nennen die halt so Trecks. Die Zellhöhe, also wie hoch so eine Zelle ist, in Anzahl dieser Trecks angegeben wird. Das hier ist also ein Beispiel für sechs Trecks, das ist eine kleine Zelle. Funktioniert bei diesem Nend immer noch ganz gut. Wenn ich als aber so eine Monster- Komplexzellen hatte, wie am Anfang, dann funktioniert das nicht mehr, da muss ich größer werden. Das wäre jetzt mal mit sieben Trecks. Man sieht, das Raster wird schon ein bisschen kleiner und das Gleiche haben wir mit zehn. Jetzt hat man schon den Effekt für das Nend 2, das Zehntrecks schon ziemlich groß, da sind nämlich ziemlich viel Luft in der Mitte. Für die Komplexgatter, die da irgendwie reinkommen, da wird es dann aber vielleicht doch schon wieder ein bisschen knapper. Also man muss sozusagen an der Stelle immer die Balance finden, wie groß macht man die Zellen, man will sie ja nicht zu groß machen, wenn man sie in den Platz verschenkt, aber man will auch Funktionalität drin haben. Okay. So, wie sollte man eigentlich mit dem Ding umspielen, ich habe was ist da? Also wenn ich das jetzt hier mache im Templates da ist ein Tommelfall drin und das ist dazu gedacht zu die Konfiguration zu machen. Also das ist wirklich die Werte reinschreiben. Da sieht man wieder das Limit 4. Also wie viele Transistor nicht stecken möchte, kann ich angeben, Buffern, aber wann ich sozusagen mit den Buffer hinten anfangen möchte, in dem Fall ist auch erstmal 4 drin. Bei Zellen ist es so, dass sie sagen, wie hoch das ist. Mein Beispielfall, was ich habe, sage 11 Tracks. Ups, jetzt ist was weg. Denn Terminals, also auf welchen Ebene mache ich die Übergabe zum Rooting, also was ist für die Zelle, die Ein- und Ausgänge, wo soll da gut daran gehen? In dem Fall sage ich, es soll bitte schon auf Metal 2 sein. Ja, Connectivity, Restrict. Es gibt auch sehr viele Sachen, man darf an die Zelle nur waagerecht ran oder man darf senkrecht ran oder man lässt sozusagen offen. Ich habe gesagt, erstmal für mein Beispiel anrestriktet, also ich habe keine Vorgaben gemacht ob nur waagerecht oder nur senkrecht. Dann kommen hier noch so Transistorgeschichten rein. Der Transistor Features ist meistens als L bezeichnet. Das sind sagen die Länge und die Weite dazu, wie breit der Kanal ist. Also nicht wie langsam, wie breit. Und dieses Verhalten dazwischen wird immer gern als Ratio angegeben. Und laut MOSESWOLS ist das kleinste, was wir sozusagen nutzen können dafür, 1,5. Also es heißt also, wenn ich eine Features habe von 1 Micron, ist mein L das Lambda 2 und die Weite ist dazu 3. Jetzt kommt noch ein Punkt Gamma dazu. Okay, versuchen wir mal schnell zu erklären. Die Ladungsträger-Beweglichkeit für P-Kanal und N-Kanal Transistor ist unterschiedlich. Bei N-Kanal bewegen sich die Elektronen und bei P-Kanal bewegt sich ja sozusagen gar nichts und da werden sozusagen die Wanderndiehlöcher mit wenn sich die Elektronen drüber bewegen. Ganz grob ausgedrückt. Um das aber auszugleichen in der Geschwindigkeit man will ja eigentlich sozusagen dass P-Kanal und N-Kanal etwa gleich sind weil man sonst unterschiedliche Verzögerungszeiten hat für Schaltvorgänge fängt man damit an den P-Kanal Transistor größer zu machen und wie viel im Verhältnis zu dem N-Kanal ergrößer wird das wird ganz gerne als Gamma angegeben. Ich habe ja erstmal 2 reingeschrieben das ist so ein üblicher Schätzwert, ist nicht ideal ist nicht ausmalangsiert, ist nicht perfekt das hängt nämlich davon ab wie gut die Kanäle oder die P-Kanal und N-Kanal dotiert sind und so weiter. Es geht auch bis zu 3. Wenn ich zum Beispiel irgendetwas haben möchte was Saiten-Kanal Angriffe standhält und sie sozusagen den Pik nicht sieht dann sollte man den Wert ausbalancieren. Saising ist die Geschichte ja wir werden einmal knapper hier ja ok also da will ich hin bin ich noch ein bisschen weg von irgendwann also von wegen ihr nehmt das Tombel-Fall her zum Beispiel konfiguriert euch das passt euch das an wie ihr es braucht ihr drückt einfach make dist also wie distribution ihr kriegt den ganzen Sack voll kann eine ganze weile dauern aber ihr kriegt dann nach Dischemetics ihr kriegt es lehrortig, ihr kriegt die Dokumentation und habt sozusagen wirklich was ready to use für joses oder für die ganzen anderen Tools es heißt dabei und das ganze soll oben source sein steht ja jetzt schon bei Github so jetzt cool dann bitte ich einmal um meinen herzlichen Applaus für Shiprock und wir beginnen mit der Fragerunde wir haben drei Mikrofone hier im Saal wer eine Frage hat einfach zum Mikrofon gehen es gibt schon eine Frage aus dem Internet hallo die Frage aus dem Internet lautet wie viel würde es kosten einen Quadratmeter Platz auch so einem Dai zu kaufen für irgendeinen Knoten wo du den Preis gerade weißt dass es dauernd ok also unser background ist ja wir wollen eigentlich ein freies Silizium machen also wirklich auch diesen Prozess freilegen das ist das was Libertan in Hongkong da vorantreibt da ist es so diese Quadratmillimeter wäre einfach zu haben also die Weferkosten wären umso bei 100 Hongkong-Dollar wenn ich es richtig glaube ich einen habe also durch 10 wären es 10 Dollar für ein Wefer 4 Zoll relativ klein und es würden auch die Maskenkosten dazukommen dann müsste ich jetzt lügen es sind aber auch nur ein paar Tausend oder 5 oder 6 Tausend so in der Größe und vielleicht 10.000 Dollar der Rest ist eine Manpower im Labor und du kannst ja so viele Ships davon machen wie du lustig bist wenn wir so weit sind dann kannst du gerne zurück ins Labor aber dafür brauchen halt die Gebühr für den Rheinraum Danke für die Antwort die nächste Frage Mikrofon 2 bitte so wie das jetzt aussieht könnt ihr ja die Layout für eure Standardzellen oder wollt ihr zumindest mal automatisch generieren lassen zur Größe gerade könnt ihr das dann auch direkt einem Tool beibringen dass es aus einer synthetisierten Netzliste schon direkt versucht ich sag mal Makrozellen zu synthetisieren wenn wir dann nicht mehr gehen aber für kleinere könnte ich mir das vorstellen kannst du da was dazu sagen ja der Weg wäre ein bisschen umständlich eigentlich ist es so die Tools wie joses die Synthese machen die sind ja immer extrem davon abhängig wie gut die Bibliothek ist die joses zur Verfügung steht und wenn wir aber eine Bibliothek haben die relativ begrenzt und klein ist dann kann joses nur entsprechende Ergebnisse liefern wenn wir allerdings in der Lage sind hier mit diesen Popcorn und so weiter die Bibliothek zu liefern der wirklich mehr oder weniger allumfassend ist denn hat joses auch viel viel mehr Möglichkeiten zu optimieren sozusagen in Richtung Delay, in Richtung Energieaufnahme und so weiter also wir geben sozusagen dem Tool denn viel viel mehr Möglichkeiten es kann natürlich sein, dass sich dann ein bisschen länger braucht einfach weil es den ganzen Suchraum durchgehen muss aber die Ergebnisse sind einfach mal besser ok als nächstes an Mikrofon 1 bitte ok also das sieht ja schon mal ganz gut aus aber was hast du schon Transmission Gates, Analog Multiplexer und Schmittriger angeguckt oder machst du die dann von Hand? ok also diese Sachen generiere ich nicht mit Popcorn die Multiplexer mache ich händisch ja diese sind auch wieder in verschiedenen Steckzellen drin Multiplexer, also diese Transmission Gates in den Multiplexern hier haben wir einen ganz hässlichen Nachteil die gehen wieder in meine Bilanz rein mit den anzeigesteckten Transistoren weil sie jetzt sozusagen nur diesen Pfad drin haben und keinen wie soll ich das, Renewing oder Refresh vom Pegel machen also das Zeug mache ich auf alle Fälle von Hand ja und Schmittriger werden für mich in die Standard-Zellen-Bibliothek nicht reinkommen die kommen in die IO-Zellen weil da brauche ich sie alles klar, dann war noch eine Frage am Mikrofon 2 Jo Servus, die Frage ist weil du ja meintest, ihr wollt schon ein bisschen so den Prozess öffnen in Open-Sourcen wenn man jetzt ein bisschen vom Hintergrund von der Chemie ein bisschen weiß was da an Chemikalien in die Hand zu nehmen ist wie realistisch hältst du das dass Hobbyisten so was sicher Hand haben können und wie ist in eure Pläne in die Richtung, wie wollt ihr das Hand haben also wie wollt ihr das Leuten näher bringen ohne sie dabei umzubringen, um es mal was verspricht zu sagen ja, das ist ein berechtigter Einwand, man sollte wissen was man tut man kann sich damit mit Chemikalien auch mal ganz schnell seine Klamotten durchbrennen wie auch immer, da wird schon ausprobiert nein also es gibt Leute, die machen so was in der Küche die Jerry Elz wird, ich hoffe ich hab's so richtig ausgesprochen die gute Frau mit dem C64-Hack und so was gibt es bei YouTube Videos wie die sozusagen so ein Furnace also so ein Ofen mit Silicium und so was in ihrer Küche macht und die spielt damit Dampfen da Fluresäure oder so was sieht nicht gesund aus, aber sie macht es angucken, einfach YouTube gucken, die Videos gibt's ich kenne sie, ich kann als Chemiker zu sagen, Deutschland steht ja da für die Polizei vor der Tür alles klar, dann haben wir noch ein paar Fragen am Mikrofon 3 ja, also du hast ja schon gezeigt was du als für Standardzellen implementierst, wie sieht das aus mit dem Timing und der Simulation für die ganze Synthes und dann auch das Bleiß in der Haut ist ja auch eine wichtige Rolle ja, der Punkt kam jetzt ein bisschen in den letzten Minuten zu kurz wenn wir das Layout haben dann machen wir mit diesem Magic, also mit diesem Layout-Tool was benutzen eine Parameter-Extraktion wir bekommen also aus diesem Layout wieder ein Spice-Modell zurück mit den parasitären Werten, also für Kapazität, für Widerstände und so weiter das simulieren wir und ich habe für die Ledges und so was habe ich in meiner Spice-Simulation Rudimentär ist euch schon implementiert dass ich wirklich sage bei 20% von der Flanke messig bis zu 80% der Flanke also als wirkliches Timing automatisch im Spice-Ausmesser ja, die nächste Frage am Mikrofon 3 ja, Dankeschön habt ihr schon der Simulationsmodelle von euren Transistoren die ihr dann in Spice nutzen könnt weil das ist ja tatsächlich bisher, das war ja recht viel für viele Technologien deswegen ja auch das Beispiel mit dem Moses-Standard-Dicken aber gibt es schon Ergebnisse von Simulations-Parametern von den Transistoren die dann gefertigt werden? Also es ist so, die Modelle also zum Beispiel für ein Transistor BSM3, BSM4 und so weiter die sind ja standardisiert, es geht nur darum welche Werte jetzt da eigentlich dieses Modell reingefüttert werden also für die Kapazitäten am Geht und so weiter die Größe ist klar, aber wie die Dotierung aussieht also diese Werte die wir da reinfüttern müssen die hängen eigentlich alle an unserem Testwefer dran also den wir vor einem Jahr vorgestellt haben da haben wir nämlich exakt diese Strukturen drauf um solche Sachen auszumessen das heißt also wenn wir den Wefer sozusagen bis zum Ende prozessiert haben und jetzt vielleicht auch im nächsten Reihenraum denn nochmal gemacht haben dann haben wir wirklich diese Werte da dann können wir den in Spice reinfüttern das ist eine relativ einfache Sache und dann haben wir auch die korrekten Werte dafür und noch eine Frage Mikrofon 3 bitte ja ich würde gerne wissen wie groß ist denn so ein Transistor und sind die nicht ziemlich langsam dann ok also wir machen ja also fangen erstmal an mit ein Micron ein Micron das heißt also ein diese wie soll ich das als Features heißt oder die Länge vom Kanal zwischen geht uns zwischen drehen und source ist ein Mikro, das heißt also 1,6 Meter doch 1.000 ja dazu wie sagt das Ratio also diese weiter dazu wir sozusagen den 1,5 Micron also das ist die Transistorgröße ist relativ groß wir haben aber vom Equipment in Hongkong oder hatten die Möglichkeit also das das Equipment ging runter bis 500 Nanometer das heißt also wenn unsere Technologie funktioniert können wir relativ einfach den 0,7 oder 0,8 Micron Not auslassen und gleich nach 0,5 gehen das gab es Equipment her also die Maschinenfotolithik wie die dazu hängt wenn wir Equipment hätten Zugriff da drauf was noch kleiner geht dann müssten wir vielleicht mal wieder ein bisschen experimentieren also wieder ein Testwefer dafür machen ja aber dann können wir sozusagen auch rund das skalieren aber wir sind da noch muss ich auch zugeben, wir sind noch in einem Bereich der optisch sichtbar ist also AB Limits das ist so bei 240, 250 Nanometer also die Wellenlänge vom Licht was man optisch noch sehen kann das heißt also unsere Transistoren sieht man noch im optischen Mikroskop das was sozusagen jetzt irgendwie so die aktuellen Prozessionen sind die bei 14, 20 Nanometer die sind optisch nicht mehr sichtbar aber optisch sichtbar heißt auch für uns man kann sozusagen wirklich mit einer Kamera, USB-Kamera oder so was wie andere Leute schon gemacht haben durchs Mikroskop durchgrafieren den ganzen Chip aufnehmen und Reverse Engineering drauf machen das heißt also auch nachträglich feststellen ob eine Manipulation an unserem Chip stattgefunden hat das betrachten wir in dem Fall als Sicherheitsfeature dass man es noch sehen kann dann gibt es noch eine letzte Frage aus dem Internet die Frage aus dem Internet lautet ob ihr mal versucht habt Standardzellen für die Transistoren eines kommerziellen Fertigers damit zu erzeugen und ob das funktioniert und was dagegen spricht es würde funktionieren, theoretisch klar was dagegen spricht ist ein gewisses NDE die Hersteller geben sozusagen ungern die Informationen raus wir müssen sozusagen ein NDE unterschreiben von denen die physikalischen Angaben zu den ganzen Leeren zu bekommen welche physikalischen Eigenschaften haben sie ist sogenannte PDK vielleicht habt ihr mal darauf's gehört das steht aber unter dem NDE die Zellen die wir danach generieren die würden sozusagen auch automatisch wieder unter Fusch losbleiben müssen es würde gehen also man könnte es kommerzielle Hersteller dann könnte am Ende diese Tools sie wir hier schreiben benutzen um sich seine eigenen Zellen zu generieren ja, in die Richtung geht's aber es ist machbar wenn ich keine weiteren Fragen mehr sehe dann bitte ich nochmal um eine herzliche Runde Applaus fürs Chipfort