 Wir begrüßen euch Mr. Braunz, Tatzel Brum und Katnett. Viel Spaß bei der Übersetzung. Okay, in diesem Projekt geht es darum, eine freie und offene Silicon Production Chip-Herstellungsprozesse zu erzeugen. Andreas Festerig hier auf der Bühne sind sozusagen die Erfinder des Projektes. Begrüßt sie mit einem großen Applaus. Das ist der ganze Toolkit um diese kleine Sache, die Beschreibung, wie wir ein Wafer frei erstellen können und wo wir da mit hin wollen. Ich werde das Mikro direkt an Haken übergeben, der mit ein paar grundlegenden Konzeption Sachen beginnt. Hallo zusammen. Ich hoffe, ihr seid ausgeruht, denn das könnte ein bisschen kompliziert werden. Okay, lasst uns anfangen. Letztes Jahr hat David die Aufgabe gehabt, nach freiem Silicon zu gucken, um vertrauensfühligen Hersteller für eigene Chips zu bekommen. Aber das ist sehr schwierig, man braucht die ganzen Agreements, dass man Sachen öffentlich benutzen. Man braucht einen Hocheinheitsraum und dann sind wir zum Zitré gegangen und haben gesagt, hey, wir wollen das machen. Ich war nicht in Publikum, aber jemand hat mir später gesagt, schau dir diesen Vortrag an. Das ist sehr interessant, du machst ja schon Chips, also habe ich mich irgendwie mit dem Talk beschäftigt, mit der Aufnahme und habe gesagt, wow, tolle Idee, ich möchte es auch machen. Das ganze Jahr über haben wir uns getroffen im Mumble und einfach nur weil wir Distanz zwischen uns haben. David ist in Hongkong und die haben dort einen Hocheinheitsraum und ich arbeite aber aus Deutschland. Also haben wir E-Mails ausgetauscht, wir haben E-Mail-Listen geschrieben, wir haben eine kleine Community aufgebaut und wir hatten einen kleinen Hackathon, um herauszufinden, was wir eigentlich mit unseren Werkzeugen machen wollen, welche Werkzeuge wir haben und wie wir die benutzen können oder sind die überhaupt benutzbar, brauchbar. Und das war im E-Mail. Und während des Prozesses ist die Gruppe größer geworden und nur zwei von uns haben die Qualifikation gehabt, den Hocheinheitsraum zu betreten. Das ist alles ein bisschen streng, man muss da in Kursen sitzen, man muss Prüfungen bestehen und wenn man die Prüfung bestanden hat, dann hat man die Erlaubnis, den Raum zu betreten. Victor, der hier ganz auf der linken Seite ist und David, die haben die beiden, haben die Qualifikation da in den Raum rein zu gehen. Deswegen laufen die da rein und produzieren unsere Wafers, die ihr dort gesehen habt. Okay, die Basics. Wir verwenden fünf-Volt-Technologie, Tolerant-Technologie. Geht, Scheiße. Es ist nicht vergleichbar mit anderen Prozessoren, aber wir machen es auf eine neue Art und Weise. Wir verwenden Technologie von den 80er Jahren und die Erfahrung von den neuen Technologien. Es ist laut. Wir verwenden Prozess-Steps, die nicht so geläufig sind. Einen Micron bedeutet auch, es sind sehr robust gegenüber fünf Volt. Fünf Volt ist eine typische Versorgungsspannung in den 80er Jahren. Jetzt geht inzwischen die Versorgungsspannung weiter runter, weniger als ein Volt. Aber für Bustler, für Maker, für Hobby-Bustler ist das ein toller Wert, weil man all diese alten Boards, die funktionieren noch mit fünf Volt, und wir können diese Voltzahl behandeln. Wir haben jetzt zwei Voltage-Werte, zwei Spannungswerte für Versorgungsspannung. Wir haben drei Metall-Layer und wir können Low-Tech machen. Man kann es also benutzen ohne superhochspezialisiertes Werkzeug und wir können auch analoge Sachen machen. Das heißt, wir brauchen nicht kleine Strukturen in den Bereichen, den wir arbeiten müssen, das ist natürlich irgendwie der Prozess, der ist schon fast, wir haben rausgefunden, wie der Prozess selber funktioniert. Ja, wir können messen und es funktioniert. Okay, jetzt brauchen wir Werkzeug und viele von denen sind sehr alt und nicht unbedingt benutzbar. Wir müssen also das Werkzeug neu erfinden. Und dann brauchen wir Standard-Zellen und das ist meine Aufgabe. Okay, ein paar Worte zu Standard-Zellen, die sind sehr, sehr üblich. Üblicherweise musst du dein Verylock oder VHDL übersetzen, um es auf Silikon zu bringen. Man braucht kleine Gates, Nand-Gutter, Noor-Gutter usw. Und diese Gates brauchen viele Repräsentationen. Das sind typische Zellen, nur ein paar davon. Aber denk mal drüber nach, wir brauchen viel, viel mehr. Und das Design für die Standard-Zellen sagt, wir müssen quasi fast alle Möglichkeiten abdenken. Wenn man nur eine kleine Auswahl an Zellen hat, dann wird die Netzliste unfassbar groß. Und jedes Gate im Netzplan bedeutet auch eine Verzögerung. Wenn du jetzt eine lange Kette hast, dann hast du eine lange Verzögerung. Und die Frequenz, mit der du das Ding befeuern kannst, geht nach unten. Also wenn du komplexere Gates hast, dann wird das ein Problem. Und weil das alles schwierig ist, wollen wir mit kleiner Energie arbeiten und trotzdem schnell sein. Und das funktioniert natürlich nicht alles zusammen. Okay, Zellrepräsentation, wir brauchen es zum Beispiel für die Simulation, für die Synthese, um die Zeitanalysen zu machen, wie du es auf der Folie lesen könnt. Und natürlich zur Dokumentation. Das ist eine Menge Arbeit. Wir sind ein kleines Team. Ich bin der Einzige, der sich mit den Standard-Zellen abgibt. Normalerweise machen das ganze Teams. Wir brauchen ein Werkzeug für das. Dass die Arbeit von uns abnimmt. Zell-Synthese heißt Popcorn. Okay, man tut was rein und das wird mehr mit, wenn es heiß macht. Zur Zeit habe ich ein Werkzeug im Repository. Das heißt ist Teco. Das macht dann etwas, was ich will und brauche, aber noch nicht alles. Außerdem sieht das ziemlich hässlich aus. Ich würde das gerne umschreiben. Aber ich habe noch nicht rausgefunden, welche Sprache ich dafür benutze. Es könnte Rust oder Scheme sein. Ich brauche eine Ansprache. Falls jemand helfen will, bitte. Das ist das nächste, falls wir mal ein Waver gemacht und charakterisiert haben. Ein Link für das Repository. Da kann man jetzt den jetzigen Stand absehen. Es gibt ein Wiki, in dem ich das beschreiben möchte, was ich warum mache. Wir müssen viel machen. Es gibt viel zu tun. Okay. Hallo. Ein grundsätzlicher Tooling hat das Layout, um die Effizienz zu steigern. Das ist ein libere Silikon-Projekt. Wir schauen uns Open Source Tools an. Zum Beispiel haben wir Josses, Gravel, Grouter und andere FPGA-Router. Josses ist ziemlich gut. Wir können das wahrscheinlich für die Synthese verwenden. Aber die anderen Tools haben Probleme. Sie haben gewisse Probleme für die Situation. Zum Beispiel sind sie Teil von Q-Flow. Was ist das, dass ein FPGA-Workflow ist? Das Gravel-Tool kommt ursprünglich aus der Wissenschaft. Es ist dort Timberwolf. Es kommt von guten Ideen, zum Beispiel Simulated annealing. Damit kann man NP-harte Probleme lösen. Man hat viele Möglichkeiten, um die extraharten NP-hard-Problems zu lösen. Aber sie haben sehr schlechte Implementation, zum Beispiel Inline-Syscalls. Es ist auch in C und Bla. Q-Router ist eigentlich ziemlich gut. Es kommt aus 2011 von Tim Edwards. Es ist sehr oft verwendet für FPGA-Enthusiasten. Aber es ist nicht bereit für die Situation. Es ist speziell nicht bereit für unser Projekt. Wir müssen viel C-Code für die Router schreiben. Andernscheinend ist es noch nicht parallelisiert. Wenn man zum Beispiel Place and Route in der Cloud machen möchte, oder wenn man moderne CPU-Architekturen verwenden möchte, dann wird es schwierig. Oder auch mit Sequential Routing zum Beispiel. Außerdem fehlt, meiner Meinung nach, ein sehr importanter, ein wichtiger Aspekt. Wir produzieren Wafers im FabLab. Das ist, warum wir brauchen einen Beweis, dass unsere Algorithmen korrekt sind. Es gibt außerdem noch andere Tools. Die sind proprietär, zum Beispiel Bonn-Route. Wir können sie nicht forken, aber wir können davon lernen. Zum Beispiel Bonn-Route. Bonn-Route wird von IBM verwendet. Cadence Suite ist von Intel. Und der Lions Tools wird verwendet von französischen Wissenschaft. Sehr, sehr unixartig. Es hat ein großes Set von kleinen Tools, zum Beispiel um Fallformate zu konvertieren. Du kennst sicher das Problem. Wenn man solche Sachen macht, sehr viele Fallformate. Es gibt dann viele Fallformatransformatoren. Wenn man zum Beispiel Place and Route machen möchte, dann hat das sehr gute Integration für das Illyzium. Es gibt es natürlich nicht automatisch mit Tools, aber da stehen Menschen dahinter. Zum Beispiel Intel oder IBM. Das ist ein Beispiel für einen großen Chip. Magst du? Glaubt ihr, dass das mit Automatisierung gemacht worden ist? Mit Industrie 5.0? Nein. Das ist alles mit von Hand gemalt, also mit Manpower gemacht. Das haben wir gerade nicht. Also der Stand der Technik ist. Man benutzt also viel Handarbeit, Manpower. Was du machst, ist, man macht das Platzieren und das Vertraten, Place and Route, auf verschiedenen Hierarchie-Ebenen im Enforce-Prozess. Man platziert die Komponenten, also Floor-Planning. Man macht Floor-Planning und dann Global Routing, also globale Vertratung von Funktionsblöcken. Das ist also auf einem Schachbrett die grobe Vertratung machen und dann auf den einzelnen Quadraten wird dann sehr detailliert geroutet. Da kommen dann die ganzen Beschränkungen und Constraints ins Spiel. Und da gibt es auch einen Korrektheitsanspruch. Man kann das nicht beweisen, dass das korrekt ist, sondern es ist alles auch nicht sehr parallelisierbar. Wir sind also immer noch mit sequenzieller Verarbeitung beschränkt. Es gibt also keinen Parallelismus. Wir schlagen vor, das Place and Route für große Chips nicht zu machen, sondern einen großen Chip in kleinere Einheiten runterzubrechen, an Komponenten oder das Sub-Subsal-Hierarchie zu bauen und dann die kleinen Komponenten zu vertraten, um gleichzeitig wiederzuverwenden und dann einen Baumstruktur haben, in dem man nur die Komponenten implementiert, die man braucht. Wir schlagen auch vor. Oh, Satisfiability-Theorie Modulus-Löser, also eine erste Logik erster Ordnung, mit dem man Beschränkungen haben kann, wie man die Komponenten platzieren muss, dass sie sich nicht überlappen. Das ist das einfachste Beispiel. Wir möchten auch parallel einen deklarativen Code haben am Ende. Wie ihr sehen könnt, haben wir ziemliche Meinungsverschiedenheiten mit Akademie, Universität und Industrie. Wenn man ein Halbleiter realisieren will, dann muss man es wie die NDAs, also nicht Veröffentlichungsabkommen treffen. Das heißt, platzieren und Floorplanning sind verschiedene Probleme, die man zu verschiedenen Zeiten im Prozess erledigen muss in alle Komponenten. Also wie NAND, GATTA oder Register werden alle gleich behandelt. Es ist nur wichtig, dass man das erste Floorplanning, also die Platzierung machen muss und dann wird verdratet. Und wir schlagen vor, dass platzieren und verdraten das gleiche Problem ist und dass Register verschieden sind von Volladierern. Also die Partitionierung, also die Flächenpartitionierung von einem Wafer, ist heißt Floorplanning. Und das bedeutet, dass man eine Baumstruktur hat, die dann so geschnitten ist. Dann wird also der Wafer in kleinere Teile zerstückelt und die folgenden Schritte werden also aufgrund vom Placement gemacht. Und was wir vorschlagen, sind Subcell-Unterzellen-Hirachien. Die sind entweder explizit als Unterzellen. Das Rocketship ist sehr modular. Da gibt es verschiedene Verilogmodule, die man benutzen kann und die dann platzieren und verdraten kann. Es hat auch implizite Unterzellen. Zum Beispiel ein Volladierer, der zusammengesetzt ist aus Einbittadierern. Und man kann also die Einbittadierer platzieren und verdraten und dann bekommt man ein Volladierer. Das ist ein Beispiel, ich zeige euch jetzt ein Baum in ein paar Folien. Parallelismus ist also sehr wichtig für uns. Bonn-Raut macht viel Forschung, um ein mathematisches Modell zu haben für Gleichzeitigkeit und geteiltes Schutz. Und Gleichzeitigkeit und geteiltes Speicher. Q-Router ist die Open-Source-Alternative, hat nichts dergleichen. Das ist einfach jenseits deren... Also wir schlagen vor, also ein Map und Reduce, also Map und Reduce von Software-Ansatz. Ich erwähnte, gibt es explizite Unterzellen-Hirachien mit hohem Modularisierung. Es gibt implizite Hierarchien mit kompressionsartigen Algorithmen, was X-Lining macht im Gegensatz zu Inlining. Es ist auch darum, die neu gefunden Hierarchie zu erhalten in den Compiler-Interfaces. Das ist keine von Neumann-Architektur. Wo es Sinn machen würde, viel Code zu Inlining. Das ist, das ist, um Komponenten wieder zu verwenden im Code, softwaremäßig. Das ist ein Teil des Rocketchips. Das Systembus ist ein Komponente eines sehr modularen Chips. Es besteht aus verschiedenen Simple-Lazy-Modulen und diese Modulen sind wiederum von anderen Modulen komponiert. Man hat viele Qs. Auf der linken Seite sieht man, wie oft es verwendet wurde. Zum Beispiel Q15 ist fünfmal verwendet worden. Das ist nur die explizite Hierarchie, wie das von den Developern und Entwicklern gemacht wurde. Wenn man z.B. Kompressions-Algorithmen anwendet, kann man mehr Leaves bekommen, um noch modellare zu werden. Zum Beispiel Leaf One. Bei Leaf One sieht man, dass es verschiedene Modulen zusammengesetzt ist. Man vertratet und positioniert das grüne Leaf einmal und dann kann man das auch in anderen Teilen des Chips weiterverwenden. Jetzt möchte ich über ein sehr einfaches Optimierungsproblem sprechen. Was wir brauchen für den Prozess, ist Komponenten. Wir brauchen Netze, um diese Komponenten zu verbinden. Diese Komponenten sind Rectiliana Geometrien und die Netze sollen mit den Pins überlappen. Die Item sind das Layout, die maximale Drahtlänge und den Wire Count und die Komponenten. Wir möchten den Wire übergehen von einem zu anderen. Die Anzahl der Überkreuzungen ist für Software wichtig, nicht so schwer als für Silizium. Die Ecken in den Kabeln für die Vertratenung noch minimieren. Wir möchten den Pulschen Satisfiability abstraktionieren. Es gibt schöne Theorien, die heißt Satisfiability. Logik erster Ordnung machen und das in einem Solver ein Lösungsprogramm tun. Z.B. Z3 von Microsoft und dann kann man von vielen Produkten zur Universität und Industrie auswählen. Nur kurz eine Erinnerung, was Boolean Ent. Satisfiability ist. Ich möchte da also einen Beweisen, dass dieser Ausdruck wahr ist und mit Satisfiability macht man das Ganze nicht mit Pulschen oder Variablen, sondern mit ganzen Zahlen. Integer sind der interessanteste Fall. Z.B. mit Surface-Mounted-Technologie. Wenn man da ein rechtiges Bauteil hat, einen kathesischen Koordinaten, also mit links unten der Koordinate und rechts oben den Punkt hat und wenn man das und dieses Problem hat, dass man nicht möchte, dass sich diese Rechtecke überschneiden, dann hat man rechteck A und rechteck B, muss diese Koordinaten definieren und braucht man eine Proposition, die wahr sein muss und das die Rechtecke nicht überlappen. Da gibt es also diese Bedingungen. Die obere Hälfte stellt sicher, dass das die richtigen Dimensionen hat und die untere Bedingungen sagt, dass das nicht überlappt. Man stellt sicher, dass der linke Punkt des rechten Rechtecks nicht weiter links ist als der rechte Punkt des linken Rechtecks. Einen letzten wichtigen Punkt, den ich machen möchte, dieses Framework, das wir hererstellen wollen, dass es nicht auf das Vererbungsmodell basiert, dass wir in den Prozessschritten jetzt gerade sehen, sondern wir wollen die Kombination miteinander kombinieren. Die Problematik der Anschlüsse und die gesamte Kette soll in formaler Logik formuliert werden, sodass man dann verifizieren kann, dass es stimmt und nicht in die Luft fliegt. Wie man hier sehen kann, ich habe viele NP-schwerere Probleme miteinander kombiniert. Aber ich glaube, wir können das managen, wenn wir nur sehr kleine Zellen haben. Wir bleiben einfach hier und machen das nicht für sehr großen Chips, sondern wir machen kleine Chips. Und dann benutzen wir kleine Chips, die wir mit anderen kleinen Chips zusammen verbinden. Der Silikon-Kompilierer ist die Hälfte des Maximums und das andere ist, den Prozess richtig hinzubekommen. Dafür haben wir David und Victor. Vielen Dank für die Übergabe. Als Allererstes da gibt es ein Haufen Fragen, warum in Hongkong. Warum soll das der richtige Platz sein, das zu machen, das liegt an der Geschichte. Wie zum Beispiel der C64, wurde in Hongkong gemacht und die Chips aus den ersten Macintos sind in Hongkong gemacht. Und da gibt es die Herstellungsfabriklinien und mindestens eine davon ist noch verfügbar. Außerdem gibt es dort ein sehr fortschuldiges Labor, das NFF, die Nanofabrik-Räumlichkeiten. Und die sind freundlich genug gewesen, ihre Räumlichkeiten nutzen zu lassen, um diesen Prozess zu entwickeln. Da ist noch ein Aktor, HCL Semiconductor, die sind sehr, sehr offen mit der Idee, freie Silikon in Massenprozesse zu stellen. Also zusammenfassend könnte man sagen, wir haben fortgeschritten eine Labore dort. Da gibt es Fabriken, die verfügbar sind. Wir können es leicht exportieren. Das gibt alles schon Kanäle, die schon existieren. Und gemeint kann man dort einfach ein spannender Leben. Ich mag keine negativen Temperaturen. Okay, unser Prozess. Das ist etwas monströs. Es ist sinnvoll, dass eins nach dem anderen anzugehen. Wir versuchen jetzt gerade Standard CMOS zu mit Frequenzoptimierung hinzubekommen. Wir haben schon Teststrukturen für Hochvoltmosfetttransistoren, Zenerdioden, Bipolartransistoren, Flashzellen, Polysiliziumwiderstände und Metallkondensatoren. Wir versuchen das in den nächsten Monaten zum Laufen zu bringen. Wir werden den Prozess entwerfen. Normalerweise, wenn man ein Prozess entwerft, man guckt das Maschinen an, man sieht, was die Maschinen tun können, dass es ein optimaler Betriebsmodus ist. Man schaut, was man von Wafers hat, und dann macht man einen kleinen, proprietary Prozess darauf. Man schaut auf die Maschinen an, was können die machen. Wir schauen, dass es portierbar ist, dass es nicht spezifisch für die Geräte sind, für die Ausrüstung ist, nur weil wir bestimmte Maschinen haben, die ganz tolle Sachen machen können, die aber exotisch sind, dann sollten wir das nicht benutzen, sondern es sollte so portierbar wie möglich sein. Wir versuchen Nassätzen, wenn man immer das möglich ist, dass man das einfach in seinem Keller machen kann, dass Jerry Elsworth in der Küche kann. Wenn Heisenberg etwas weniger gefährliches machen will, also Samicor Halbleiter oder Innovation Hub Hamburg, gibt es auch einen improvisierten Rheinraum. Das ist also ein Querschnitt. Das ist noch nicht unsere letzte Version, aber man sieht dann Querschnitt theoretisch. Wie man das sieht, wie man das auf GitHub findet. Das ist alles in den unternen Veröffentlichungen. Alles, was wir, unsere ganzen Charakterisierungs-Messdaten sind in GitHub. Das ist das Layout von den kleinen Quadraten auf dem Wafer da und die Teststruktur nämlich an. Man sieht den Apfel in der Mitte. Da gibt es ein schönes Python-Script, das GDS2. Das Ausgabeformat, dass man da irgendein Bild nimmt, ein 4ng und das macht ein kompatibles Layout draus. Das ist ein Metal-3-Layer. Wenn man Kunst auf Silizium machen will, dann eignet sich das dafür. Da kann man z.B. O-Ring machen. Macht nichts, solange er uns die Quadratmillimeter bezahlt, kann man da Bilder auf Silizium machen. Das war das Erschlussvorstellende. Jetzt muss man das Ganze debacken, dass man das prozessieren kann. Das Nächste ist, man muss den Prozess die Foundry kalibrieren. Da gibt es etwas inklierer dabei. Das ist das Erschlussvorstellende. Das ist das Erschlussvorstellende. Da gibt es etwas inklierer dabei. Dann muss man zur RCL gehen, zu der Firma. Die haben die Maschinen. Dann muss man das Perlfluss-Layout zu denen schicken. Dann muss man den Prozess mehrmals laufen lassen. Dann muss man die Verstärkung des Beta von den Transistoren feststellen. Die Widerstand der Vertragung muss man feststellen. Wenn man das Portable machen möchte, dann kann man einen Chip bei NFF-Prototyp machen. Dann kann man bei RCL fertigen lassen. Dann kann man einen anderen Fab in Chancenlo machen. Dann muss das alles neu ist. Wenn da neue Features sind, also eine neue Version, der Perlriver Test Wafers gibt, dann gehen wir das auf Github. Dann kann man das benutzen und Prozesse kalibrieren. Wie funktioniert das? Normalerweise hätte man da so ein Fotomaske. Das haben wir nicht mitgebracht. Das ist aus dem Rheinraum. Der Staub könnte die Mikrostrukturen in der Maschine machen. Wenn man nach Hongkong zurückgeht, mag ich dann nicht, dass ich das wieder putzen muss. Das Bild dieser Maske. Diese Masken sind normalerweise stepper oder aligner spezifisch. Wenn man keinen Stepper hat, muss man direkt transferieren. Dann braucht man den Chip in der Größe, die man in der richtigen Größe braucht. Dann muss man die Maske dann da drauf drücken und dann muss man das entwickeln. Das ist kautisch. Man kann das belichten. Wir können das auch in Hamburg machen, in einem Universitätslabor. Man braucht bloß ein gutes Ultraviolettlicht. Wir haben etwas in Hongkong etwas bessere Technologie als in Hamburg. Das ist ein Beschichter. Das gibt einen automatischen Resister drauf. Ein Fotolack drauf. Links ist die Kassette, wo man dann 25 Drahtwäfer reintut. Rechts hat man den Empfangslot. Dann saugt das die Wäfer ein, eins nach dem anderen durch. Noch die ganzen Prozesse. Softbacken. Dann wird das belichtet. Es wird entwickelt und dann nochmal gebacken. Es gibt 2-Sorten Foto-Resist. FH 600, 400 L für die Implantation. Manuell muss eingegeben werden. Dann kriegt man 10 Sekunden, dass man das manual durchführt. In beiden Fällen macht das nicht so viel aus. Weil die Dicke des Resists hängt von der Drehzahl der Zentrifuge ab. Man muss ungefähr 2 Drittel des Wäferes bedecken. Dann wird das mit der Zentrifuge draufgeschleudert. Das Extra-Material geht weg. Man muss die Dicke des Resists abnehmen. Man muss die Dicke des Resists abnehmen. Man muss die Dicke des Resists abnehmen. Das Extra-Material geht weg. Man muss die Drehzahl kontrollieren. Beim Nassätzen zum Beispiel, beim HPR 504, muss dick genug sein, dass das selektiv ist, dass beim Äzten das Polymer nicht weggeätzt wird, bevor man die Strukturen geätzt hat. Das Gleiche gilt für die Strukturen. Das kann hohe Temperaturen aushalten, dass man einen Implantierer benutzen kann? Okay. Danach, nach was wir lichtet und entwickelt haben, sieht es so aus. Das ist unser Anpassungs-Gott für den optischen Schrittmotor. Hier sehen wir eine der Strukturen. Die Strukturen, die wir hier sehen, hier sehen wir eine der Strukturen. Okay. Die N-Wanne, die P-Wanne. Ich muss mich vereinen, wir haben nach 10 Minuten Zeit. Das ist ein Bild nach der Entwicklung der Maske. Man hat überall Widerstand außer an diesen Kreuz in diesen Streifen. Das ist ein Silikon, wo wir Sachen hinbauen. Okay. Wir belichten es und bauen die Teile drauf. Dasselbe für die P-Wanne. Nach dem Widerstandsstreifen kann man für 4 Stunden einen Wart geben. Wo kommen die 4 Stunden her? Wir haben die Fixgleichung und die sieht ungefähr so aus, wie die Laplace-Hitze-Kondruktion. Da gibt es schon nette Lösungen. Wenn man z.B. mit Phosphor arbeitet und worum, die haben die Eigenschaft, dass sie die tolle, gleiche Konstante für das DE haben. Wenn man die selbe Temperatur hat, kann man Phosphor und Bohr die selbe Temperatur verwenden. Man kann sie nebeneinander platzieren und einmal in den Ofen packen. Das wird gleich tief werden. Deswegen benutzt man diese beiden Materialien. Das ist eine Möglichkeit. Damit kann man dann Oberflächen dotieren für die Schwellwertblechung. Da werde ich auch schnell durch. Diese Gleichung hier mit dem Hinterkontotieren ist ein bisschen viel. Man hat hier den natürlichen Logarhythmus. Neben dem sieht man die Hinterkontotierung in der Wanne. Man kompensiert die Donatoren und die Akzeptoren. Das ist der absolute Unterschied zwischen den Werten. Die Schwellwertblechung ist eigentlich ziemlich einfach. Es ist quasi gespiegelt für P-Mos und N-Mos. P-Mos ist basierend auf einer N-Wanne und N-Mos ist basierend auf der P-Wanne. Okay. Was ist das? Die Schwellwertblechung. Die Schwellwertblechung. Die Schwellwertblechung. Was den Schwellwert kontrolliert, normalerweise, ist das dotieren hier. Die Donaten und bzw. die Akzeptoren. Das Oxid ist prozessbasierend. Aber es kann sich ändern. Danke. Dann bekommt man Flasch. Sonos steht für Solition. Zweitens. Hier ist der Standard noch einmal. Hier ist der N-Mos-Standard noch einmal. Aber einmal hat ein Sandwich statt einer normalen Oxid-Schicht. Man hat Nitrit, Oxid und Nitrit. Die Oxid-Schichten sind kalt, toll Oxide. Der Trick ist, dass mit einer groß genug Energie kann man die Elektronen durch das Oxid-Tunneln. Dadurch wird der Schwellwert überschritten. Wenn man das ist, wie die größtnormale Flasche funktioniert. Nachdem man die Wannen aus dem Furnace bekommen hat. Wir benutzen eine Technologie, die viel später entwickelt wurde, nachdem ein Mekko schon raus war. Die heißt STI. Genauso wie Cityside um Gates zu reinigen. Hier sind ein paar Bilder. Wir haben das hier geäzt im Labor. Diese Inseln, die alles drumherum, was nach unten geht, sind die Schluchten. Wir isolieren die Wannen voneinander. Die Empfängung ist ziemlich einfach. Man hat ein Plasma-Echer rumliegen. Vielleicht hat man das Geld, das von eBay zu kaufen. Oder man kann Tytramethylamonium-Hydroxid benutzen. Man muss es mit denisierten Wasser vermischen. Dann erhitzt man das auf 80°C und dann packt man den Waffer für 6 Minuten rein. Metall ist einfacher. Die Metallverbindungen für den Ring-Ostylator haben wir hier gemacht. Wir haben es im Vakuum geäzt und 100nm Aluminium und 30nm Titanium und dann man äzt in das Aluminium und dann hat man die Kabel. Ich überspring das, das ist nur die Verbindungen. Ich werde bald Videos machen, wo ich da durchgehe. So eine Art täglicher Video-Blog. Hier sieht man zum Beispiel, das Oxid hat eine andere Farbe unterschiedlich von Blickwinkel. Hier sieht man unsere Topologie-Tool-Messwerte. Man sieht hier die Höhenunterschiede und ein Malcon ist nicht genug. Wir wollen keine scharfen Kanten. Wenn ich zurück in Hongkong bin, müssen wir nochmal 2 Malcons drauf lehnen. Wenn ihr uns folgen wollt, könnt ihr hier ins GitHub gehen. Victor, das ist er und ich. Wir haben das bisher gemacht. Es sind nur 2 Wochen, weil es sehr viel Zeit gedauert hat, die Masken herzustellen. Wir haben schon so viel. Wir haben so viel rausgefunden in den letzten 2 Wochen. Es sollte nicht mehr lange dauern, bevor wir dann die Feature beenden können von Pearl River und dann können wir das Analogzeug machen und MCUs bauen. Das ist das Erste, was wir machen wollen. Wenn wir die Features von Pearl River rausgewunden haben, mit viel Glück von der Göttin. Das ist eine Discordia Figur, die ist wirklich billig auf Ebay. Das ist dann Übersicht über die Features. Wir haben einen Risk 5 Microchenthaler bauen. Weil es nicht geglaubt wird, dass Leute das so was verkaufen wollen, bietet unser Survey aus. Das ist das letzte Folie. Vielen Dank. Es ist etwas überzogen, aber Entschuldigung. Das ist nochmal die Umfrage. Das ist ein sehr liebes Citizen. Es ist Zeit für Fragen. Es gibt einen Mikrofon der Mitte, eines auf der linken Seite von der Bühne. Wir nehmen Fragen. Es gibt schon eine Frage von Mikrofon Nummer 2. Vielen Dank für den interessanten Vortrag. Die ganze Entwicklung, die ihr macht, ich frag mich, habt ihr Zeit gehabt, um eure Transistoren bis jetzt zu testen? Und plant ihr eine analoge Simulationsmodelle zur Verfügung zu stellen? Das ist in den nächsten 2 Wochen, nachdem wir aus Hongkong zurückgekommen sind, vorgesehen. Wir wollten eigentlich schon was für ein Kongress zur Red fertig haben. Leider, wir wurden uns gesagt, dass Donnerstag und Freitag die Nassstationen abgehängt wurden zur Wegenwartung. Wir hatten also schon Wafers und Isolationsoxid drauf, aber wir hatten keine Zeit gehabt. Nur mit Polysilizium und ohne Metall kann man da noch nichts charakterisieren. Die Frage, wie ich das verstehe, ist in Richtung Simulation. Wir würden das gerne alles messen, was wir probieren. Wir möchten also am Ende Spicemodelle haben, damit man analoge Simulationen damit machen kann. Wir möchten diese Technologie für analoge Design benutzen. Ein Mikrostruktur ist groß genug für analoge Schaltungen. Für analoge Schaltungen sind dafür bekannt, riesige Transistoren zu benutzen, also 20 bis 50 Mikrometern. Wir brauchen die kleine Technologie für analoge nicht. Für analoge ist das ganz durchaus möglich. Wenn man analoge Sachen in einer konventionellen Technologie benutzen möchte, dann ist das nicht transferierbar, weil die nächste FAB hat ein anderes Entwicklungskit. Da muss man die ganzen Strukturen von einer Technologie auf die andere übertragen. Wenn man eine Technologie hat, die man von einer FAB zur nächsten benutzen kann, dann ist das gut. Dann kann man das analoge Design von einer FAB für die nächste benutzen. Wir möchten analoge Technologie unterstützen. Wir müssen das messen. Wir müssen die Dokumente schreiben, wie man die Sachen misst. Dann müssen wir das auf Spice übertragen. Dass dann jeder, die das Wissen benutzen kann. Habt ihr einen Pläne für Open Source-Maskenproduktion? Ja. Haben wir das Problem, aber wie ich vorher erwähnt habe, wenn man eine optische Maske hat für ein Stepper, dann ist das sehr schweres Spezifisch. Wenn man eine Direkttransfermaske haben möchte, dann ist das nicht so das Problem. Sam hilft da wirklich im Labor. Der betreibt das Laserstepper. Wir reden mit den Leuten an NFF. Die helfen uns wirklich sehr. Jetzt, dass wir mit RCL reden, dann haben die Laser-Scriber damit, kann man Masken produzieren im längerfristig. Das ist eine der Sachen, die ich machen möchte. Ich möchte optische Masken für Belichtung haben, produzieren. Noch eine Frage von Mikrofon 2. Vielen Dank. Was wäre nötig, um eine Fab zu bauen? Was würde das so kosten? Wie kann man da Diode yourself Biohack machen, in der man das Tooling... Die Werkzeuge ist sehr viel billiger macht. Seht ihr so was in der Zukunft? Ja, zum Beispiel. Ich habe den Prozess so gemacht, dass das Oxid wachsen und so weiter, dass der Position alles mit dem Ofen machen kann. Dass das alles nass ätzend ist, dass man das nass ätzend macht. Es gibt das Video von Jerry Elsworth, die ein Chips in der Küche macht. Die arbeitet damit mit Flusssäure. Normalerweise braucht man Qualifikation. Jerry macht das einfach in der Küche mit Flusssäure. Das ist eigentlich nur dazu da, um die Versicherungsprobleme zu verbeiten. Das ist nicht so gefährlich. Man kann das probieren. Der Prozess, den wir da gemacht haben, ist so trivial. Es gibt da auch einen Zweig, der heißt Superlow-Tech. Da ist mehr Forschung und Entwicklung. Aber ihr könnt helfen, die letzten Details rauszufinden. Also kauft ein Ofen von eBay in die Küche und macht... Probiert das in der Küche, macht ein Github-Pull-Request. Wir sind wirklich glücklich. Da kriegt ihr von eBay ein Mikrofon 1 wieder. Ihr habt jetzt über das Analoge-Technologie geredet. Das ist ja viel mit NDAs geschützt. Wenn ihr das versucht, selbst rauszufinden, erzeugt ihr Konkurrenz. Ich hatte nette Telefongespräche mit dem Besitzer von der FAB und auch in Shenzhen. Ich habe letztens gefragt, ist es okay, wenn ich eure Information benutze und Werbung für eure FAB mache. Der möchte wirklich Libre Silikon haben, weil jede FAB Geld investieren muss, um ihre proprietäre Prozesse zu machen. Die Lizenzen sind proprietär von einer Firma und dann müssen sie Forschung und Entwicklungskosten entwickeln und Intellektus-Eigentum produzieren. Libre Silikon löst das Problem für die Firmen, weil alles auf Github ist und das ganze geistige Eigentum ist auf Github. Da müssen sie nicht investieren. Da müssen sie keine IP-Cores mehr entwickeln. Das ist jetzt alles Open Source. Dann können die IP-Cores benutzen und Silicium herstellen, wo sie am besten her sind. Das ist nur für die kleinen Foundries interessant. Es gibt also welche in Indien auch. Die großen Foundries mögen das nicht so. Die haben die Tintin. Die großen Firmen sind ungefähr so manövrierfähig wie ein Riesenfrachter oder Tanker. Da muss man dann also erwarten, dass da die Rechtsabteilung uns den Arm verdreht und die lachen einfach über solche Sachen. Noch zwei Fragen? Noch zwei Fragen. Dann haben wir keine Zeit mehr. Warum habt ihr euch für die Zwei-Wannen und nicht den einwandigen Prozess ausgesucht? Das hat mit der Portabilität zu tun. Wenn man unterschiedliche Hersteller hat, die die Substrate auftragen. Manche haben vielleicht eine endotierten Substrate. Bei den Zwei-Wannen haben wir gestärbete Wannen in den N-Wannen und P-Wannen. Ein, zwei Pentagon-Wannen. Ich weiß nicht, wie man das richtig sagt. Es geht eigentlich darum, dass man das Sortieren von N und P-Substrat so schieben kann, dass man den Anforderungen genügt, die die physikalische Anforderungen der Lab hinterfabriken haben. Egal, woher das Substrate kommt oder ob das aus Großbritannien oder Taupo kommt. Die Sache ist, wir schauen vorher auf eBay nachgeschaut und geguckt, welche Wafers wir bekommen. Netterweise unterstützen uns NFF mit Wafern. Aber wenn man bei eBay oder Alibaba schaut, dann kriegt man unterschiedliche Wafers mit unterschiedlicher Dotierung. Wenn man etwas baut, z.B. wir machen nur eine N-Wanne, dann müssen wir sehr auf das P-Substrat verlassen. Damit wir die Schwierigkeiten vermeiden, machen wir einfach zwei Wannen und wir dotieren unser eigenes Zeug da rein. Wir müssen uns nicht auf den Waefer verlassen, das ist der springende Punkt. Und die letzte Frage von Mikrofon 2. Okay, wenn du deinen fertigen Schaltkreis hast, wie packst du das und verbindest es? Also wie kommt das auf die Schaltplatine? Okay. Wir haben ein Boning Setup bei Taupo, das wir gerade in Hongkong benutzen können. Und wir haben ein paar Leute, die uns das packen organisieren und die auch die Tests nach dem packen machen. Wir haben also ein schönes Boning Pet Design. Das hat einfach überhaupt nicht mehr in den Vortrag gepasst. Ich habe sowieso schon überzogen. Aber ich habe es auch schon gemacht. Aber es absorbiert den physikalischen Stress des Boning. Es ist Aluminium mit Titanium überzogen, sodass man bessere Eigenschaften hat. Es sollte kein solches großes Problem sein und wir haben viele Fabriken, die uns schon versprochen haben, dass sie uns helfen werden. Es ist also eher die Frage, welche diese Option bewählen werden. Eine kleine Anmerkung. Wenn du ein ganz besonderes Packaging haben möchtest, dann schreib uns eine E-Mail. Wir denken darüber nach, welche Varianten wir anbieten. Aber wenn du sagst, da gibt es was Bastler sehr häufig benutzen, dann bitte, bitte meldet euch bei uns. Schreibt uns eine E-Mail. Vielen lieben Dank für den Vortrag. Das war der Vortrag zu Librecylicon von Leviathan Chipford, Froschwart und Landsworth Technology. Vielen lieben Dank. Damit verabschieden wir uns aus der Übersetzerkabine Nuttcard.