Projeto final da disciplina Sistemas Digitais realizado por alunos da Universidade Federal de Sergipe.
Este painel foi implementado utilizando a FPGA Nexys2 da Digilent e linguagem de descrição de hardware Verilog ou VHDL.
Alunos:
Fellipe Ferreira Barros
Lucas Alves Melo
Marcelino Pereira dos Santos
oi,estudo na universidade federal do ceara(ufc) e estou precisando fazer um trabalho parecido com o de vcs pra envolvendo fpga e matriz de leds 7x5.Se vcs pudessem me dar alguns toques ou me passar algum material, explicar algumas coisas...como é o funcionamento por cima e tals... seria de grande ajuda para mim.No meu trabalho colocarei que meu trabalho foi expirado,baseado no de vcs e situarei seus nomes pra ajudar na divulgação do projeto de vcs.
meu email é rafaelpppcastro@hotmail.com
rafaelpppcastro 1 year ago
@rafaelpppcastro te adicionei no msn.. te ajudo em qq coisa. abrcs
lipese 1 year ago